[发明专利]提高栅极绝缘层成膜均匀性的方法有效
| 申请号： | 201910234476.4 | 申请日： | 2019-03-26 |
| 公开（公告）号： | CN109935519B | 公开（公告）日： | 2020-11-03 |
| 发明（设计）人： | 杨文龙 | 申请（专利权）人： | 深圳市华星光电技术有限公司 |
| 主分类号： | H01L21/283 | 分类号： | H01L21/283 |
| 代理公司： | 深圳市德力知识产权代理事务所 44265 | 代理人： | 林才桂;程晓 |
| 地址： | 518132 广东*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种提高栅极绝缘层成膜均匀性的方法，使用实验性设计(DOE)方法设计在CVD装置中沉积形成栅极绝缘层的多个测试实验，其中，每一个所述测试实验对应一个与所述栅极绝缘层成膜均匀性有关的相关工艺参数及该相关工艺参数的一组取值，然后执行所述多个测试实验，获取每一个相关工艺参数对栅极绝缘层成膜均匀性的影响趋势，找出影响栅极绝缘层成膜均匀性的关键工艺参数，最后综合分析相关工艺参数对栅极绝缘层成膜均匀性和非均匀性指数的影响，对于所述关键工艺参数进行调整性验证实验，以确定相关工艺参数的最优值，可使栅极绝缘层成膜均一性更佳，产品整体不均匀度降低。 | ||
| 搜索关键词： | 提高 栅极 绝缘 层成膜 均匀 方法 | ||
【主权项】：
1.一种提高栅极绝缘层成膜均匀性的方法，其特征在于，包括如下步骤：步骤S1、使用实验性设计方法设计在CVD装置中沉积形成栅极绝缘层的多个测试实验，其中，每一个所述测试实验对应一个与所述栅极绝缘层成膜均匀性有关的相关工艺参数及该相关工艺参数的一组取值；步骤S2、执行所述多个测试实验，获取每一个相关工艺参数对栅极绝缘层成膜均匀性的影响趋势，找出影响栅极绝缘层成膜均匀性的关键工艺参数；步骤S3、综合分析相关工艺参数对栅极绝缘层成膜均匀性和非均匀性指数的影响，对于所述关键工艺参数进行调整性验证实验，以确定相关工艺参数的最优值。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于深圳市华星光电技术有限公司，未经深圳市华星光电技术有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910234476.4/，转载请声明来源钻瓜专利网。
- 上一篇：半导体器件及其金属栅极的形成方法
- 下一篇：蚀刻方法、蚀刻装置以及存储介质
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
