[发明专利]用于促进用于百亿亿次级架构的高能效计算的指令集架构在审
| 申请号： | 201910194720.9 | 申请日： | 2019-03-14 |
| 公开（公告）号： | CN110321164A | 公开（公告）日： | 2019-10-11 |
| 发明（设计）人： | J·B·弗莱曼;J·M·霍华德;P·苏瑞史;B·M·纳加桑达拉姆;S·达克希那莫尔泰;A·莫尔;R·帕洛夫斯基;S·简恩;P·尤里卡尔;A·M·西格哈里;S·哈尔;D·索马瑟科哈;D·S·邓宁;R·E·克利达特;W·P·格里芬;B·B·巴德维亚;I·B·甘涅夫 | 申请（专利权）人： | 英特尔公司 |
| 主分类号： | G06F9/38 | 分类号： | G06F9/38 |
| 代理公司： | 上海专利商标事务所有限公司 31100 | 代理人： | 李炜;黄嵩泉 |
| 地址： | 美国加利*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 所公开的实施例涉及用于促进用于百亿亿次级架构的高能效计算的指令集架构。在一个实施例中，处理器包括：多个加速器核，每个加速器核都具有对应的指令集架构(ISA)；取出电路，用于取出指定加速器核中的一个加速器核的一条或多条指令；解码电路，用于对一条或多条取出的指令解码；以及发布电路，用于：将一条或多条经解码的指令转换为与所指定的加速器核对应的ISA；将一条或多条经转换的指令整理为指令分组；以及将指令分组发布至所指定的加速器核，其中，多个加速器核包括存储器引擎(MENG)、集体引擎(CENG)、队列引擎(QENG)和链管理单元(CMU)。 | ||
| 搜索关键词： | 加速器 指令集架构 取出 高能效 指令 电路 架构 存储器引擎 队列引擎 多条指令 管理单元 解码电路 指令解码 指令转换 分组 解码 处理器 发布 引擎 核对 转换 | ||
【主权项】：
1.一种处理器，包括：多个加速器核，每个加速器核都具有对应的指令集架构ISA；取出电路，用于取出指定所述多个加速器核中的一个加速器核的一条或多条指令；解码电路，用于对一条或多条取出的指令进行解码；以及发布电路，用于：将一条或多条经解码的指令转换为与所指定的加速器核对应的ISA；将一个或多个经转换的指令整理为指令分组；以及将所述指令分组发布至所述所指定的加速器核；其中，所述多个加速器核包括存储器引擎MENG、集体引擎CENG、队列引擎QENG、和链管理单元CMU。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于英特尔公司，未经英特尔公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910194720.9/，转载请声明来源钻瓜专利网。
