[发明专利]一种降低埋嵌式电阻误差的方法有效
| 申请号： | 201910161198.4 | 申请日： | 2019-03-04 |
| 公开（公告）号： | CN109859919B | 公开（公告）日： | 2021-07-02 |
| 发明（设计）人： | 周国云;苟雪萍;张秀梅;何为;王守绪;陈苑明;洪延;王翀;杨文君 | 申请（专利权）人： | 电子科技大学 |
| 主分类号： | H01C17/235 | 分类号： | H01C17/235;H01C17/22;H01C17/075;H01C17/065 |
| 代理公司： | 成都点睛专利代理事务所(普通合伙) 51232 | 代理人： | 葛启函 |
| 地址： | 611731 四川省成*** | 国省代码： | 四川;51 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种降低埋嵌式电阻阻值误差的方法，属于电路板加工制造技术领域。本发明在印制电路板的内层线路上同形成电阻层沉积区和电阻监控装置接入区。然后在沉积电阻层制作电阻器时通过电阻监控装置监测电阻层的阻值达到标准电阻阻值。本发明能解决现有埋嵌式电阻制作过程中阻值稳定性差且埋入电阻阻值大小因为工艺敏感而不符合设计要求的问题。运用本发明方法能使制得不同批次间埋嵌式电阻的方阻基本保持一致，均匀性良好，并且与标准电阻值的相对误差很小，符合一级器件的误差标准，同时，本方法与现有埋嵌式电阻器的制作方法兼容性好，可实现大阻值电阻器的埋嵌，有利于电路设计，可实现在印制电路板行业内大规模推广和应用。 | ||
| 搜索关键词： | 一种 降低 埋嵌式 电阻 误差 方法 | ||
【主权项】：
1.一种降低埋嵌式电阻阻值误差的方法，其特征在于，包括如下步骤：步骤A：制作印制电路板的内层线路；步骤B：在步骤A制得印制电路板上形成电阻层沉积区和电阻监控装置的接入区；步骤C：在预设的所述电阻监控装置的接入区外接电阻监控装置，然后在预设的所述电阻层沉积区沉积电阻层以实现电阻器的制作，通过所述电阻监控装置监测所述电阻器的阻值，直到所述电阻器达到标准电阻阻值时，停止沉积电阻层。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于电子科技大学，未经电子科技大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910161198.4/，转载请声明来源钻瓜专利网。
