[发明专利]用于将数据预取到分级存储器布置的第一级存储器的技术在审
| 申请号： | 201910151669.3 | 申请日： | 2019-02-28 |
| 公开（公告）号： | CN110321306A | 公开（公告）日： | 2019-10-11 |
| 发明（设计）人： | M.克莱姆;T.维尔哈姆 | 申请（专利权）人： | 英特尔IP公司 |
| 主分类号： | G06F13/28 | 分类号： | G06F13/28;G06F12/0897 |
| 代理公司： | 中国专利代理(香港)有限公司 72001 | 代理人： | 郑瑾彤;申屠伟进 |
| 地址： | 美国加利*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及用于将数据预取到分级存储器布置的第一级存储器的技术。示例包括用于将数据从分级存储器布置的第二级存储器预取到分级存储器布置的第一级存储器的技术。示例包括用于处理器的电路接收来自处理器的核的要将数据从第二级存储器预取到第一级存储器的预取请求。预取请求指示大于核所利用的高速缓存行的数据容量的要预取的数据量。 | ||
| 搜索关键词： | 存储器 预取 分级存储器 第一级 数据预取 高速缓存行 来自处理器 请求指示 数据容量 数据量 处理器 电路 | ||
【主权项】：
1.一种装置包括：与处理器结合使用的直接存储器访问（DMA）电路，所述DMA电路要包括要进行以下的逻辑：从所述处理器的核接收预取请求，所述预取请求要从被包括在与所述处理器耦合的分级存储器布置中的第二级存储器预取数据，要将所述数据预取到被包括在所述分级存储器布置中的第一级存储器，所述预取请求要指示大于所述核所利用的高速缓存行的数据容量的要预取的数据量；以及将一个或多个访问请求发送到第二级存储器的控制器，以使得将所述预取请求中指示的数据存储到第一级存储器。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于英特尔IP公司，未经英特尔IP公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910151669.3/，转载请声明来源钻瓜专利网。
- 上一篇：用于高效率存储器业务控制的动态主模式
- 下一篇：寻址切换方案
