[发明专利]一种实现DSP与ZYNQ之间高速数据传输的方法及系统有效
| 申请号： | 201910090176.3 | 申请日： | 2019-01-30 |
| 公开（公告）号： | CN109902042B | 公开（公告）日： | 2023-07-25 |
| 发明（设计）人： | 龚小进;刘小进;陈航;张中元;田伟 | 申请（专利权）人： | 湖北三江航天红峰控制有限公司 |
| 主分类号： | G06F13/28 | 分类号： | G06F13/28 |
| 代理公司： | 北京汇信合知识产权代理有限公司 11335 | 代理人： | 王秀丽 |
| 地址： | 432000*** | 国省代码： | 湖北;42 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种实现DSP与ZYNQ之间高速数据传输的方法及系统，包括ZYNQ、DSP和DDR存储器。ZYNQ内部配置包括PS和PL；DDR存储器与PS相连；PL内部配置包括DMA单元、控制单元、第一FIFO单元和第二FIFO单元；PS与DMA单元相连；DMA单元与控制单元相连；控制单元与第一FIFO单元、第二FIFO单元相连；DSP提供EMIF接口，与第一FIFO单元、第二FIFO单元相连；DSP与ZYNQ间实现高速数据传输。本发明通过EMIF接口和双FIFO设计实现了DSP和ZYNQ之间双向高速数据传输，为数据的实时传输及处理提供了行之有效的解决方案；可广泛应用于各种实时数据的传输和处理。 | ||
| 搜索关键词： | 一种 实现 dsp zynq 之间 高速 数据传输 方法 系统 | ||
【主权项】：
1.一种实现DSP与ZYNQ之间高速数据传输的方法，所述ZYNQ内部配置包括PS和PL，所述PS与DDR存储器相连；所述PL内部配置包括DMA单元和控制单元，所述PS与所述DMA单元相连；所述DMA单元与所述控制单元相连；其特征在于，所述实现DSP与ZYNQ之间高速数据传输的方法包括：在所述ZYNQ的PL内部配置第一FIFO单元和第二FIFO单元，并将所述第一FIFO单元和所述第二FIFO单元分别与所述控制单元相连；其中，所述第一FIFO单元用于所述ZYNQ写数据和所述DSP读数据，所述第二FIFO单元用于所述DSP写数据和所述ZYNQ读数据；通过所述DSP提供EMIF接口，将所述EMIF接口与所述第一FIFO单元、所述第二FIFO单元分别相连；用于实现所述DSP与ZYNQ之间的数据交互。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于湖北三江航天红峰控制有限公司，未经湖北三江航天红峰控制有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910090176.3/，转载请声明来源钻瓜专利网。
