[发明专利]防探针探测的开关电容PUF电路的布局方法有效
| 申请号： | 201910078051.9 | 申请日： | 2019-01-28 |
| 公开（公告）号： | CN109934021B | 公开（公告）日： | 2023-08-08 |
| 发明（设计）人： | 张寅;万美琳;章珍珍;贺章擎;张志文;卢仕;顾豪爽 | 申请（专利权）人： | 湖北大学 |
| 主分类号： | G06F21/73 | 分类号： | G06F21/73;H04L9/32 |
| 代理公司： | 武汉帅丞知识产权代理有限公司 42220 | 代理人： | 朱必武;刘丹 |
| 地址： | 430062 湖北*** | 国省代码： | 湖北;42 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开一种防探针探测的开关电容PUF电路的布局方法，开关电容PUF所采样的电容仅采用由构成容性防护层的上层金属、下层金属及之间的绝缘层构成的寄生电容，不包括固定电容；然后采用输入输出无反馈通路的模拟放大/比较器对开关电容的输出电压差值进行放大，得到最终输出秘钥。同时，不再采用长度较长的金属线网保护芯片的敏感区域，而是用多个较短的金属线或者面积较小的金属块作为开关电容PUF采样电容的极板，并覆盖敏感区域，通过减小采样电容的面积，以同时防止同层及不同层的破坏+重建+探测攻击，增加金属容性防护层的探针探测灵敏度。 | ||
| 搜索关键词： | 探针 探测 开关 电容 puf 电路 布局 方法 | ||
【主权项】：
1.防探针探测的开关电容PUF电路的布局方法，包括：开关电容PUF所采样的电容仅采用由构成容性防护层的上层金属、下层金属及之间的绝缘层构成的寄生电容，不包括固定电容；然后采用输入输出无反馈通路的模拟放大/比较器对开关电容的输出电压差值进行放大，得到最终输出秘钥，其特征在于：构成开关电容PUF采样电容上下极板的两层金属是任意相邻两层金属，或者是相互之间没有其他金属走线的不相邻金属，但这两层金属面积相同，且完全重叠；构成开关电容PUF采样电容介质层的绝缘层是CMOS工艺中相邻金属层之间的通用绝缘层，或者是CMOS工艺中金属‑绝缘层‑金属电容器件的高介电常数绝缘层。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于湖北大学，未经湖北大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910078051.9/，转载请声明来源钻瓜专利网。
