[发明专利]NLDMOS器件及其制造方法有效

专利信息
申请号: 201910014722.5 申请日: 2019-01-08
公开(公告)号: CN109817719B 公开(公告)日: 2020-11-20
发明(设计)人: 段文婷 申请(专利权)人: 上海华虹宏力半导体制造有限公司
主分类号: H01L29/78 分类号: H01L29/78;H01L29/06;H01L29/40;H01L21/336
代理公司: 上海浦一知识产权代理有限公司 31211 代理人: 郭四华
地址: 201203 上海市浦东*** 国省代码: 上海;31
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明公开了一种NLDMOS器件,包括:漂移区,P阱,形成于漂移区表面的第一PTOP层和第二NTOP层,所述第一PTOP层和所述第二NTOP层的横向尺寸相同,在纵向上第二NTOP层位于第一PTOP层顶部的漂移区中。源极的正面金属层的延伸到漂移区的顶部并形成源端金属场板,漏极的正面金属层的延伸到漂移区的顶部并形成漏端金属场板,栅极的正面金属层位于漂移区外侧。本发明还公开了一种NLDMOS器件的制造方法。本发明能提高LDMOS的漏端饱和电流,同时能使器件的击穿电压保持不变或提高。
搜索关键词: nldmos 器件 及其 制造 方法
【主权项】:
1.一种NLDMOS器件,其特征在于,包括:N型掺杂的漂移区,形成于P型半导体衬底中;P阱,形成于所述P型半导体衬底中,所述P阱和所述漂移区侧面接触或相隔一定距离;形成于所述半导体衬底上方的多晶硅栅,所述多晶硅栅和所述半导体衬底表面隔离有栅介质层,在横向上所述多晶硅栅从所述P阱延伸到所述漂移区上方,被所述多晶硅栅覆盖的所述P阱用于形成沟道;所述多晶硅栅的第一侧面位于所述P阱上方、所述多晶硅栅的第二侧面位于所述漂移区上方;由N+区组成的源区和漏区,所述源区形成于所述P阱中并和所述多晶硅栅的第一侧面自对准,所述漏区形成于所述漂移区中;由P+区组成的衬底引出区,所述衬底引出区形成于所述P阱中并用于将所述P阱引出,所述衬底引出区和所述源区横向接触;场氧,位于所述P阱和所述漏区之间的所述漂移区上方,所述场氧的第二侧和所述漏区横向接触,所述场氧的第一侧和所述P阱相隔一段距离;所述多晶硅栅的第二侧面延伸到所述场氧上方;第一PTOP层和第二NTOP层,形成于所述漂移区表面,所述第一PTOP层和所述第二NTOP层的版图结构相同从而具有相同的横向尺寸;在纵向上,所述第二NTOP层位于所述第一PTOP层的顶部的所述漂移区中;在所述半导体衬底正面形成有层间膜,在所述层间膜的顶部形成有由正面金属层形成的源极、漏极和栅极,所述源极通过穿过所述层间膜的接触孔和所述源区以及所述衬底引出区接触,所述漏极通过穿过所述层间膜的接触孔和所述漏区接触,所述栅极通过穿过所述层间膜的接触孔和所述多晶硅栅接触;所述源极的正面金属层的第二侧还延伸到所述漂移区的顶部并形成源端金属场板,所述漏极的正面金属层的第一侧还延伸到所述漂移区的顶部并形成漏端金属场板,所述栅极的正面金属层位于所述漂移区外侧;所述第一PTOP层用于降低所述漂移区的表面电场,位于所述第一PTOP层顶部的所述第二NTOP层用于提高所述LDMOS的漏端饱和电流,所述栅极的正面金属层位于所述漂移区外侧的结构用于补偿所述第二NTOP层对击穿电压产生的损失。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华虹宏力半导体制造有限公司,未经上海华虹宏力半导体制造有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201910014722.5/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top