[发明专利]数据处理系统的执行线程之间的基于缓存的通信有效
| 申请号： | 201880024102.3 | 申请日： | 2018-04-06 |
| 公开（公告）号： | CN110520851A | 公开（公告）日： | 2019-11-29 |
| 发明（设计）人： | 乔纳森·柯蒂斯·比尔德;埃里克·范亨斯伯根 | 申请（专利权）人： | ARM有限公司 |
| 主分类号： | G06F12/0813 | 分类号： | G06F12/0813;G06F12/0831;G06F13/16 |
| 代理公司： | 11258 北京东方亿思知识产权代理有限责任公司 | 代理人： | 宗晓斌<国际申请>=PCT/GB2018 |
| 地址： | 英国*** | 国省代码： | 英国;GB |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种虚拟链路缓冲器提供处理线程或核心之间的通信。第一缓存能够由第一处理设备访问并且第二缓存能够由第二处理设备访问。互连结构耦合在所述第一缓存与所述第二缓存之间并包括链路控制器。所述第一缓存中的生产者缓存行存储由所述第一处理设备产生的数据，并且所述链路控制器将所述生产者缓存行中的数据转移到所述第二缓存中的消费者缓存行。每个新数据元素被存储在所述生产者缓存行中由存储位置或尾部指示符指示的位置处，所述存储位置或尾部指示符被存储在同一缓存行中的预定位置处。转移的数据是从所述消费者缓存行中由加载位置或头部指示符指示的位置加载的，所述加载位置或头部指示符被存储在同一消费者缓存行中的预定位置处。 | ||
| 搜索关键词： | 缓存行 缓存 处理设备 存储 链路控制器 预定位置处 存储位置 加载位置 尾部指示 缓冲器 指示符指示 处理线程 互连结构 数据转移 虚拟链路 耦合 位置处 新数据 指示符 加载 访问 通信 | ||
【主权项】：
1.一种数据处理系统，用于提供硬件加速的虚拟链路缓冲器，所述数据处理系统包括：/n能够由第一处理设备访问的第一缓存；/n能够由第二处理设备访问的第二缓存；以及/n耦合所述第一缓存和所述第二缓存的互连结构，所述互连结构包括链路控制器；/n其中，所述第一缓存被配置为在生产者缓存行中存储由所述第一处理设备产生的多个数据元素；/n其中，所述链路控制器包括被配置为将所述生产者缓存行中的数据元素转移到所述第二缓存中的消费者缓存行的硬件；并且/n其中，所述第二缓存被配置为访问消费者缓存行以将由所述第一处理设备产生的所述多个数据元素提供给所述第二处理设备。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于ARM有限公司，未经ARM有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201880024102.3/，转载请声明来源钻瓜专利网。
