[实用新型]一种DRAM控制器的抗干扰电路及芯片有效
| 申请号： | 201820629696.8 | 申请日： | 2018-04-28 |
| 公开（公告）号： | CN208061205U | 公开（公告）日： | 2018-11-06 |
| 发明（设计）人： | 李璋辉 | 申请（专利权）人： | 珠海市一微半导体有限公司 |
| 主分类号： | G06F17/50 | 分类号： | G06F17/50 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 519000 广东省珠海*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本实用新型涉及一种DRAM控制器的抗干扰电路及芯片。所述抗干扰电路和芯片，除了可以滤除DQS信号的毛刺外，还可以将所述时间窗口段内所对应的DQS信号的脉冲数量与突发数量进行比较，如果两者的数量相同，则表明该DQS信号为有效信号，所述DQS处理模块发出控制信号至读数据采集模块，使其进行读数据采集操作。如果两者的数量不相同，则表明该DQS信号异常，为无效信号，所述DQS处理模块发出控制信号至命令发射模块，使其重新发出读命令至DRAM，DRAM接收到该命令后重新返回数据。 | ||
| 搜索关键词： | 抗干扰电路 处理模块 控制信号 芯片 读数据 毛刺 命令发射模块 本实用新型 采集模块 返回数据 时间窗口 无效信号 信号异常 有效信号 读命令 脉冲 滤除 采集 | ||
【主权项】：
1.一种DRAM控制器的抗干扰电路，其特征在于，包括：用于生成DQS时间窗口信号的DQS时间窗口模块，其输入端与DRAM连接，并用于输入DRAM发出的DQS信号，输出端则用于输出DQS时间窗口信号；DQS处理模块，其一个输入端与DRAM连接，并用于输入DQS信号，另一个输入端与所述DQS时间窗口模块连接，并用于输入所述DQS时间窗口模块生成的DQS时间窗口信号；其中，所述DQS处理模块用于将所述DQS信号与所述DQS时间窗口信号进行时序对比及分析，并根据分析结果输出控制信号至命令发射模块和读数据采集模块，以控制所述命令发射模块向DRAM重发读命令或者控制所述读数据采集模块进行数据采集并传输至CPU。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于珠海市一微半导体有限公司，未经珠海市一微半导体有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201820629696.8/，转载请声明来源钻瓜专利网。
