[实用新型]半导体存储器的奇偶校验装置及半导体存储器

摘要

本实用新型实施例公开了一种半导体存储器的奇偶校验装置及半导体存储器。奇偶校验装置包括存储控制器，提供第一信号并产生第一奇偶校验位；校验电路，与存储控制器连接以接收第一信号形成的第二信号和第一奇偶校验位；校验电路产生奇偶校验结果；输出控制电路，与存储控制器连接以接收第二信号和与第一信号同步的第一时钟信号，生成输出指令和第二时钟信号；缓存电路，与校验电路和输出控制电路连接并根据输出指令输出奇偶校验结果；输出电路，与缓存电路和输出控制电路连接，接收奇偶校验结果，根据第二时钟信号输出奇偶校验结果，以使奇偶校验结果从输出电路输出的时刻相对于第一信号延迟的时钟周期数为预设值，预设值为大于1的正整数。

主权项

1.一种半导体存储器的奇偶校验装置，其特征在于，包括：存储控制器，用于提供第一信号并根据所述第一信号产生第一奇偶校验位；校验电路，与所述存储控制器连接以接收所述第一信号传输至所述校验电路形成的第二信号和所述第一奇偶校验位；其中，所述校验电路用于根据所述第二信号产生第二奇偶校验位，并根据所述第一奇偶校验位和所述第二奇偶校验位产生奇偶校验结果；输出控制电路，与所述存储控制器连接以接收第二信号和与所述第一信号同步的第一时钟信号，用于根据所述第二信号和所述第一时钟信号分别生成输出指令和第二时钟信号；缓存电路，与所述校验电路和所述输出控制电路连接，用于存储所述奇偶校验结果，并根据所述输出指令输出所述奇偶校验结果；以及输出电路，与所述缓存电路和所述输出控制电路连接，用于接收所述缓存电路输出的奇偶校验结果，并用于接收所述输出控制电路输出的所述第二时钟信号，以及用于根据所述第二时钟信号输出所述奇偶校验结果，以使所述奇偶校验结果从所述输出电路输出的时刻相对于所述第一信号延迟的时钟周期数为预设值，所述预设值为大于1的正整数。