[发明专利]采用单片CPLD扩展的DSP串口通信电路

摘要

本发明公开了一种采用单片CPLD扩展的DSP串口通信电路，其采用一片CPLD来控制DSP与外部进行串口通信的时序逻辑，通过对CPLD内部子模块的功能划分、CPLD内部的时序、逻辑配合，以及DSP的控制，实现采用最少芯片对DSP串口的扩展。CPLD被划分为数据接收子模块COM_RX、并口读取子模块Read和输出子模块COM_TX，其中COM_RX子模块应用基准时钟进行接收管脚rxd的实时下降沿检测，一旦检测到下降沿且连续多个基准时钟内均为低电平时，判定为数据的起始位，保证起始位检测正确；并且设计了循环计数器，停止计数器，分频器、移位寄存器等合理的逻辑、时序设计，以实现自动、高可靠性的接收数据，降低误码率。

主权项

1.一种采用单片CPLD扩展的DSP串口通信电路，其特征在于，包括：一片DSP和一片CPLD；DSP与CPLD通过读信号管脚XRD、写信号管脚XWE、片选信号管脚XZCS0、地址线管脚以及数据线管脚相连，CPLD还提供一个标志位输出端call_DSP连接DSP；CPLD被划分为数据接收子模块COM_RX、并口读取子模块Read和输出子模块COM_TX；其中，数据接收子模块COM_RX，通过串行的数据接收管脚rxd从外部接收数据，并存储在缓冲寄存器COM_data内，一帧数据接收完毕并判定当前接收的数据帧正确后，将标志位call_DSP置1，表示具备被DSP读取的状态；对于并口读取子模块Read，DSP配置的读信号管脚XRD、片选信号管脚XZCS0、地址线管脚以及数据线管脚分别对接本并口读取子模块Read的DSP读信号DSP_XRD、DSP片选信号DSP_XZCS0、地址总线addrbus和数据总线databus；数据接收子模块COM_RX和并口读取子模块Read中均设有缓冲寄存器COM_data，并通过并口线直连；DSP_XRD、DSP_XZCS0和addrbus组成复选开关地址；并口读取子模块Read的复位管脚reply_DSP对接数据接收子模块COM_RX的接收复位引脚RX_clrn；DSP在周期性中断中进行标志位call_DSP置1的判断，一旦置1，则在复选开关地址{DSP_XRD、DSP_XZCS0、addrbus}的控制下通过数据线管脚读取缓冲寄存器COM_data中存储的数据；同时并口读取子模块Read实时检测复选开关地址{DSP_XRD、DSP_XZCS0、addrbus}是否为设定的表征数据读取完毕的值，如果是，则通过复位管脚reply_DSP通知数据接收子模块COM_RX进行标志位call_DSP的恢复和缓冲寄存器的清零；对于输出子模块COM_TX，DSP配置的写信号管脚XWE、片选信号管脚XZCS0、地址线管脚以及数据线管脚分别对接本输出子模块COM_TX的DSP写信号DSP_XWE、DSP片选信号DSP_XZCS0、地址总线addrbus和数据总线databus；在复选开关地址{DSP_XWE、DSP_XZCS0、addrbus}的控制下，待外发的DSP数据通过数据总线databus传至输出子模块COM_TX的数据缓存器内，一帧数据传输完毕后，再启动串行发送过程，通过串行的数据发送管脚txd发送所述DSP数据。