[发明专利]采用单片CPLD扩展的DSP串口通信电路

说明书

本发明公开了一种采用单片CPLD扩展的DSP串口通信电路，其采用一片CPLD来控制DSP与外部进行串口通信的时序逻辑，通过对CPLD内部子模块的功能划分、CPLD内部的时序、逻辑配合，以及DSP的控制，实现采用最少芯片对DSP串口的扩展。CPLD被划分为数据接收子模块COM_RX、并口读取子模块Read和输出子模块COM_TX，其中COM_RX子模块应用基准时钟进行接收管脚rxd的实时下降沿检测，一旦检测到下降沿且连续多个基准时钟内均为低电平时，判定为数据的起始位，保证起始位检测正确；并且设计了循环计数器，停止计数器，分频器、移位寄存器等合理的逻辑、时序设计，以实现自动、高可靠性的接收数据，降低误码率。

技术领域

本发明涉及嵌入式伺服控制技术领域，尤其涉及一种采用单片CPLD扩展的DSP串口通信电路。

背景技术

DSP嵌入式伺服控制产品以其体积小，功耗低，处理能力强等优势，在通讯，电子，工业控制，医疗，航空制导，网络等领域发挥着极其重要的角色。

目前，在复杂的多串口通信伺服控制系统领域，单片DSP一般提供3个串口，往往个数不够用。当需要扩展DSP的串口时，大多采用的技术是DSP+FPGA+存储器组合、双DSP组合、DSP+ST16C554D(四通道异步收发器)+CPLD等组合方式；其中，DSP+FPGA+存储器的组合方案，需要增加FPGA和存储器及其外围电路，不仅成本相对较高，而且FPGA软件设计也相对复杂；对双DSP的组合，能够提供6个串口，但是对于仅需要4个串口的伺服控制产品来说，造成了硬件资源的浪费，而且一个DSP的价格比CPLD高出不少；对于DSP+ST16C554D+CPLD的组合，采用ST16C554D+CPLD实现串口相关时序，但是由于需要ST16C554D及其外围电路，电路较为复杂。可见，上述为DSP扩展串口的方式，不利于产品的集成化、小型化设计要求，不能契合现代伺服控制产品对多串口通信系统提出的硬件集成化、高可靠性、低成本的数据交互要求。

发明内容

有鉴于此，本发明提供了一种采用单片CPLD扩展的DSP串口通信电路，能够仅采用一片CPLD即可实现DSP的串口扩展，电路简单，有利于产品的集成化、小型化设计要求。

为了解决上述技术问题，本发明是这样实现的：

一种采用单片CPLD扩展的DSP串口通信电路，包括：一片DSP和一片CPLD；DSP与CPLD通过读信号管脚XRD、写信号管脚XWE、片选信号管脚XZCS0、地址线管脚以及数据线管脚相连，CPLD还提供一个标志位输出端call_DSP连接DSP；

CPLD被划分为数据接收子模块COM_RX、并口读取子模块Read和输出子模块COM_TX；其中，

数据接收子模块COM_RX，通过串行的数据接收管脚rxd从外部接收数据，并存储在缓冲寄存器COM_data内，一帧数据接收完毕并判定当前接收的数据帧正确后，将标志位call_DSP置1，表示具备被DSP读取的状态；

对于并口读取子模块Read，DSP配置的读信号管脚XRD、片选信号管脚XZCS0、地址线管脚以及数据线管脚分别对接本并口读取子模块Read的DSP读信号DSP_XRD、DSP片选信号DSP_XZCS0、地址总线addrbus和数据总线databus；数据接收子模块COM_RX和并口读取子模块Read中均设有缓冲寄存器COM_data，并通过并口线直连；DSP_XRD、DSP_XZCS0和addrbus组成复选开关地址；并口读取子模块Read的复位管脚reply_DSP对接数据接收子模块COM_RX的接收复位引脚RX_clrn；