[发明专利]基于FPGA的低复杂度快速SIFT特征提取方法在审
| 申请号： | 201811238694.7 | 申请日： | 2018-10-23 |
| 公开（公告）号： | CN109522906A | 公开（公告）日： | 2019-03-26 |
| 发明（设计）人： | 姜晓明;刘强 | 申请（专利权）人： | 天津大学 |
| 主分类号： | G06K9/46 | 分类号： | G06K9/46;G06T1/20 |
| 代理公司： | 天津市北洋有限责任专利代理事务所 12201 | 代理人： | 刘国威 |
| 地址： | 300072*** | 国省代码： | 天津;12 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及计算机视觉领域，为对SIFT算法的特征描述符提取部分进行优化，提高该部分的硬件执行速度，保持特征描述符的稳定性，降低FPGA硬件资源消耗。为了实现上述目的，本发明采取的技术方案是：基于FPGA的低复杂度快速SIFT特征提取方法，利用上采样模块采集图像数据至初始二维高斯滤波模块G0产生基准高斯图像，之后再利用4个并行的二维高斯滤波器G1～G4产生4层高斯图像，构成高斯金字塔；相邻的两层高斯图像相减得到的高斯差分图像D1～D3，构成高斯差分金字塔。本发明主要应用于图像特征提取场合。 | ||
| 搜索关键词： | 高斯 特征描述符 低复杂度 二维高斯滤波器 计算机视觉领域 图像 采集图像数据 图像特征提取 硬件资源消耗 高斯金字塔 上采样模块 差分图像 二维高斯 滤波模块 图像相减 硬件执行 再利用 金字塔 并行 应用 优化 | ||
【主权项】：
1.一种基于FPGA的低复杂度快速SIFT特征提取方法，其特征是，利用上采样模块采集图像数据至初始二维高斯滤波模块G0产生基准高斯图像，之后再利用4个并行的二维高斯滤波器G1～G4产生4层高斯图像，构成高斯金字塔；相邻的两层高斯图像相减得到的高斯差分图像D1～D3，构成高斯差分金字塔；在高斯差分金字塔中进行特征点的检测，所检测到的特征点的坐标通过DMA的方式传输到双倍速率同步动态随机存储器DDR，中进行存储；在进行特征点检测的同时，G2的输出进入像素梯度信息计算模块，所求解的像素梯度信息通过DMA的方式传输到DDR中进行存储；特征点检测与梯度信息计算结束后，利用DMA读取特征点所需的邻域像素点的梯度信息，利用2个16x16的寄存器阵列组成流水线结构进行特征点主方向计算和特征描述符提取。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于天津大学，未经天津大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201811238694.7/，转载请声明来源钻瓜专利网。
