[发明专利]基于FPGA的低复杂度快速SIFT特征提取方法

说明书

本发明涉及计算机视觉领域，为对SIFT算法的特征描述符提取部分进行优化，提高该部分的硬件执行速度，保持特征描述符的稳定性，降低FPGA硬件资源消耗。为了实现上述目的，本发明采取的技术方案是：基于FPGA的低复杂度快速SIFT特征提取方法，利用上采样模块采集图像数据至初始二维高斯滤波模块G0产生基准高斯图像，之后再利用4个并行的二维高斯滤波器G1～G4产生4层高斯图像，构成高斯金字塔；相邻的两层高斯图像相减得到的高斯差分图像D1～D3，构成高斯差分金字塔。本发明主要应用于图像特征提取场合。

技术领域

本发明涉及计算机视觉领域，涉及一种基于FPGA(现场可编程门阵列)的实时目标识别系统，特别地涉及一种基于FPGA的快速SIFT特征提取技术。

背景技术

在计算机视觉领域，尺度不变特征变换(SIFT)算法应用广泛。SIFT算法的主要思想是首先检测图像中稳定的特征点，然后提取特征点邻域的局部特征描述符，主要步骤如下所述。

(1)对输入图像进行包括上采样和初始高斯滤波的预处理，然后构建高斯金字塔和高斯差分金字塔。

(2)在高斯差分金字塔中检测特征点。

(3)计算特征点主方向。

(4)根据特征点主方向对特征点邻域进行旋转，然后提取特征点的特征描述符。

SIFT特征提取算法具有较高的计算复杂度实时性较低。实验发现，对于分辨率为480x320的图像，提取713个特征描述符的时间消耗约为2s(CPU I5 2.6GHz，Vs2010，Opencv2.4.11)。一些研究者利用GPU并行运算或多核系统对SIFT算法进行加速，可以取得较好的加速效果。但是，这两种加速方式都存在功耗高的缺点，无法在嵌入式系统中应用。

由于现场可编程门阵列(FPGA)具有速度高功耗低的特点，许多研究者利用FPGA对SIFT算法进行加速，使得提取特征点所需时钟周期数越来越接近于图像像素的数量，特征描述符提取部分逐渐成为限制硬件执行时间的瓶颈。因此，在保持特征描述符稳定性的技术上，对特征描述符提取部分进行适合于硬件执行的优化变得越来越重要。

发明内容

本发明的目的是在相关研究的基础上，对SIFT算法的特征描述符提取部分进行优化，提高该部分的硬件执行速度，保持特征描述符的稳定性，降低FPGA硬件资源消耗。为了实现上述目的，本发明采取的技术方案是：基于FPGA的低复杂度快速SIFT特征提取方法，利用上采样模块采集图像数据至初始二维高斯滤波模块G0产生基准高斯图像，之后再利用4个并行的二维高斯滤波器G1～G4产生4层高斯图像，构成高斯金字塔；相邻的两层高斯图像相减得到的高斯差分图像D1～D3，构成高斯差分金字塔；在高斯差分金字塔中进行特征点的检测，所检测到的特征点的坐标通过DMA的方式传输到双倍速率同步动态随机存储器DDR，中进行存储；在进行特征点检测的同时，G2的输出进入像素梯度信息计算模块，所求解的像素梯度信息通过DMA的方式传输到DDR中进行存储；特征点检测与梯度信息计算结束后，利用DMA读取特征点所需的邻域像素点的梯度信息，利用2个16x16的寄存器阵列组成流水线结构进行特征点主方向计算和特征描述符提取。

进行特征点主方向计算和特征描述符提取时，提前计算每个像素点的高斯权重并固化到只读存储器ROM中，硬件执行时直接读取。

利用硬件求解梯度信息时，直接将梯度方向转变为6比特梯度方向类别。

对于采用三线性插值算法构建提取特征描述符的梯度幅值直方图时，将三线性插值中水平方向的双线性插值系数以及梯度幅值直方图索引固化到ROM中，硬件执行时直接进行读取。

本发明的特点及有益效果是：

由于本发明利用FPGA对SIFT算法进行加速，并优化了进行特征点主方向计算和特征描述符提取的方式，因而：