[发明专利]时钟占空比调整器

摘要

本发明公开了一种时钟占空比调整器，包括：占空比调整电路，模拟电压比较器、二分频电路、控制逻辑电路和占空比‑电压转换电路；所述占空比调整电路由第三PMOS晶体管，第三NMOS晶体管，多个由一PMOS晶体管和一电子开关串联组成的单元结构，以及第一电容组成；所述多个单元结构按编号从小到大，依次并联连接在电源电压VDD与调整后的时钟信号CKT输出端之间；其中多个单元结构中的PMOS晶体管的源极与电源电压VDD端相连接，其栅极输入待调整时钟信号CKIN，其漏极与电子开关的一端相连接，电子开关的另一端与CKT输出端相连接；第一电容连接在CKT输出端与地之间。本发明能自动调整时钟的占空比为50％。

主权项

1.一种时钟占空比调整器，其特征在于，包括：占空比调整电路，模拟电压比较器、二分频电路、控制逻辑电路和占空比‑电压转换电路；所述占空比调整电路，对输入的待调整时钟CKIN进行调整，生成调整后的时钟信号CKT；所述二分频电路，将待调整时钟CKIN生成为50％占空比的时钟，作为参考时钟信号CKR；所述占空比‑电压转换电路，对调整后的时钟信号CKT进行转换，生成待调整时钟占空比积分电压信号VCT；对参考时钟信号CKR进行转换，生成参考时钟占空比积分电压VCR；所述模拟电压比较器，对输入的电压VCT和VCR进行比较，并输出比较结果CMPO；所述控制逻辑电路，根据比较结果CMPO生成N比特的占空比调整开关量，控制占空比调整电路内电子开关达到调整目标；其中，N为大于等于0的整数；所述占空比调整电路，包括：第三PMOS晶体管，第三NMOS晶体管，多个由一PMOS晶体管和一电子开关串联组成的单元结构，以及第一电容；多个单元结构中的电子开关分别记为SW0…SWn，PMOS晶体管分别记为P0…Pn；n为大于等于0的整数，且n＝N；第三PMOS晶体管的源极与电源电压VDD端相连接，第三PMOS晶体管的漏极与第三NMOS晶体管的漏极相连接，其连接的节点作为作为调整后的时钟信号CKT输出端，第三NMOS晶体管的源极接地，第三PMOS晶体管的栅极和第三NMOS晶体管的栅极相连接，输入待调整时钟信号CKIN；所述多个单元结构按编号从小到大，依次并联连接在电源电压VDD与调整后的时钟信号CKT输出端之间；其中多个单元结构中的PMOS晶体管的源极与电源电压VDD端相连接，其栅极输入待调整时钟信号CKIN，其漏极与电子开关的一端相连接，电子开关的另一端与调整后的时钟信号CKT输出端相连接；第一电容连接在调整后的时钟信号CKT输出端与地之间。