[发明专利]动态随机存取存储器中控制延迟锁相环的控制电路与方法有效
| 申请号： | 201811067756.2 | 申请日： | 2018-09-13 |
| 公开（公告）号： | CN110349610B | 公开（公告）日： | 2021-01-05 |
| 发明（设计）人： | 张全仁;李文明 | 申请（专利权）人： | 南亚科技股份有限公司 |
| 主分类号： | G11C11/4076 | 分类号： | G11C11/4076;G11C7/22 |
| 代理公司： | 北京三友知识产权代理有限公司 11127 | 代理人： | 王天尧;任默闻 |
| 地址： | 中国台*** | 国省代码： | 台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种动态随机存取存储器中控制延迟锁相环的控制电路与方法。动态随机存取存储器(DRAM)包括延迟锁相环(DLL)、时脉树、片外驱动器(OCD)、相位检测器(PD)和滤波器。DLL接收参考时脉并更新延迟线，然后通过时脉树输出校准时脉；PD通过时脉树接收校准时脉，并检测校准时脉和参考时脉之间的相位差；并且所述滤波器根据所述相位差启动所述DLL以更新所述延迟线，其中当接收到读取指令时，所述滤波器增加所述DLL的启动次数以更新所述延迟线，从而缩短所述DRAM的存取时间。 | ||
| 搜索关键词： | 动态 随机存取存储器 控制 延迟 锁相环 控制电路 方法 | ||
【主权项】：
1.一种控制电路，用以控制在动态随机存取存储器(DRAM)内的一延迟锁相环(DLL)，该控制电路包含：该延迟锁相环，接收一参考时脉，并且更新一延迟线，然后通过一时脉树输出一校准时脉；一相位检测器(PD)，接收该校准时脉，并且检测该校准时脉及该参考时脉之间的相位差；以及一滤波器，启动该延迟锁相环以根据该相位差更新该延迟线；其中，当动态随机存取存储器接收一读取(READ)指令时，该滤波器增加该延迟锁相环的启动次数以更新该延迟线。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于南亚科技股份有限公司，未经南亚科技股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201811067756.2/，转载请声明来源钻瓜专利网。
- 上一篇：一种三维磁性器件及磁存储器
- 下一篇：半导体存储器模块和存储器系统
