[发明专利]动态随机存取存储器中控制延迟锁相环的控制电路与方法

权利要求书

1.一种控制电路，用以控制在动态随机存取存储器(DRAM)内的一延迟锁相环(DLL)，该控制电路包含：

该延迟锁相环，接收一参考时脉，并且更新一延迟线，然后通过一时脉树输出一校准时脉；

一相位检测器(PD)，接收该校准时脉，并且检测该校准时脉及该参考时脉之间的相位差；以及

一滤波器，启动该延迟锁相环；

其特征在于：

该相位检测器或该滤波器包含一决策模组，以检测读取(READ)指令是否被接收，在决策模组接收到该读取指令之前，该滤波器根据该相位差启动该延迟锁相环以更新该延迟线；

其中，当该决策模组检测到该动态随机存取存储器接收该读取(READ)指令时，该滤波器增加该延迟锁相环的启动次数以更新该延迟线。

2.如权利要求1所述的控制电路，其中：

该滤波器启动该延迟锁相环以在每个时脉周期更新该延迟线。

3.如权利要求1所述的控制电路，其中：

该延迟锁相环通过该时脉树的一传输路径以传输该校准时脉至至少一片外驱动器(OCD)。

4.如权利要求1所述的控制电路，其中：

当该相位检测器包含该决策模组时，并且当该决策模组检测到读取指令已被接收时，该相位检测器锁定该滤波器，然后将该滤波器设置为禁用状态，以启动该延迟锁相环在每个时脉周期更新该延迟线。

5.如权利要求4所述的控制电路，其中：

根据该读取指令，当输出资料以被准备完成时，该相位检测器解锁在禁用状态的该滤波器。

6.如权利要求5所述的控制电路，其中：

当该相位检测器检测到该校准时脉的一边缘连续超前或连续落后该参考时脉的一边缘数次时，该滤波器启动该延迟锁相环以更新该延迟线。

7.如权利要求1所述的控制电路，其中：

当该滤波器包含该决策模组时，并且当该决策模组检测到读取指令已被接收时，将该滤波器设置为禁用状态以启动该延迟锁相环在每个时脉周期更新该延迟线。

8.如权利要求7所述的控制电路，其中：

根据该读取指令，当输出资料以被准备完成时，该滤波器被设置成使能状态。

9.如权利要求8所述的控制电路，其中：

当该滤波器检测到该校准时脉的一边缘连续超前或连续落后该参考时脉的一边缘数次时，该滤波器启动该延迟锁相环以更新该延迟线。

10.一种控制方法，用以控制在动态随机存取存储器(DRAM)内的一延迟锁相环(DLL)，该控制方法包含：

通过该延迟锁相环，接收一参考时脉；

通过该延迟锁相环，更新一延迟线；

通过该延迟锁相环，通过一时脉树输出一校准时脉；

通过一相位检测器(PD)，接收该延迟锁相环输出的该校准时脉；

通过相位检测器，检测该校准时脉及该参考时脉之间的相位差；以及

通过一滤波器，启动该延迟锁相环；

其特征在于：

该相位检测器或该滤波器包含一决策模组；

通过该决策模组检测一读取指令(READ)是否被接收到，在该读取指令被接收到之前，该滤波器根据该相位差更新该延迟线；

其中，当该决策模组检测到该动态随机存取存储器接收该读取(READ)指令时，该滤波器增加该延迟锁相环的启动次数以更新该延迟线。

11.如权利要求10所述的控制方法，其中：

该滤波器启动该延迟锁相环以在每个时脉周期更新该延迟线。

12.如权利要求10所述的控制方法，其中：

该延迟锁相环通过该时脉树的一传输路径以传输该校准时脉至至少一片外驱动器(OCD)。