[发明专利]半导体器件及其制造方法有效
| 申请号： | 201810949566.7 | 申请日： | 2013-05-08 |
| 公开（公告）号： | CN109065544B | 公开（公告）日： | 2023-05-05 |
| 发明（设计）人： | 李起洪;皮昇浩;孙玄洙 | 申请（专利权）人： | 爱思开海力士有限公司 |
| 主分类号： | H10B41/50 | 分类号： | H10B41/50;H10B41/27;H10B43/50;H10B43/27 |
| 代理公司： | 北京弘权知识产权代理有限公司 11363 | 代理人： | 许伟群;郭放 |
| 地址： | 韩国*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种半导体器件，其通过使用分离地形成在第一焊盘结构和第二焊盘结构中的非对称阶梯形状来形成字线的焊盘部分从而至少局部实现了接触区面积减小。与本领域已知的制造工艺相比，接触区面积减小。这使得器件集成度提高、制造工艺复杂性减小。 | ||
| 搜索关键词： | 半导体器件 及其 制造 方法 | ||
【主权项】：
1.一种半导体器件，包括：n个第一焊盘结构，所述第一焊盘结构包括设置成阶梯形结构的第一层叠层，所述第一焊盘结构之间形成有台阶差，且n为大于或等于1的自然数；n个第二焊盘结构，所述第二焊盘结构包括设置成阶梯形结构的第二层叠层，所述第二焊盘结构之间形成有台阶差；以及单元结构，所述单元结构设置在所述第一焊盘结构与所述第二焊盘结构之间；其中，每个所述第一焊盘结构包括具有一个第一层叠层的最上台阶、具有一个第一层叠层的最下台阶、以及具有2n个第一层叠层的中间台阶，所述具有2n个第一层叠层的中间台阶位于所述最上台阶和所述最下台阶之间；以及其中，每个所述第二焊盘结构包括具有一个第二层叠层的最上台阶、具有一个第二层叠层的最下台阶、以及具有2n个第二层叠层的中间台阶，所述具有2n个第二层叠层的中间台阶位于所述最上台阶和所述最下台阶之间,其中，面对的第一焊盘结构与第二焊盘结构之间形成n层的台阶差。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于爱思开海力士有限公司，未经爱思开海力士有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810949566.7/，转载请声明来源钻瓜专利网。
