[发明专利]改善扩散长度效应及制作MOS晶体管的方法在审
申请号: | 201810863847.0 | 申请日: | 2018-08-01 |
公开(公告)号: | CN109037144A | 公开(公告)日: | 2018-12-18 |
发明(设计)人: | 王鹏鹏;徐静静 | 申请(专利权)人: | 武汉新芯集成电路制造有限公司 |
主分类号: | H01L21/762 | 分类号: | H01L21/762 |
代理公司: | 上海思微知识产权代理事务所(普通合伙) 31237 | 代理人: | 屈蘅 |
地址: | 430205 湖北*** | 国省代码: | 湖北;42 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供一种改善扩散长度效应及制作MOS晶体管的方法,通过在浅沟槽的侧壁和底部注入锗离子,改变离子注入处的衬底的晶格结构,使衬底与浅沟槽内绝缘层之间产生的应力减小,从而改善扩散长度效应,提高半导体器件的性能。进一步的,本发明通过在浅沟槽结构制作过程加入锗离子注入,缓冲了衬底和浅沟槽内绝缘层之间应力的作用,进而减弱应力对有源区离子扩散的影响,保证MOS晶体管性能稳定性和可靠性。而且,本发明是在不改变设计布局的前提下,对浅槽隔离结构的形成过程进行改进,并不影响MOS晶体管的集成度,同时,本发明只是在浅沟槽的侧壁和底部进行小剂量的离子注入,工艺流程与现有工艺兼容,简便易行。 | ||
搜索关键词: | 浅沟槽 长度效应 衬底 内绝缘层 锗离子 扩散 侧壁 离子 浅槽隔离结构 半导体器件 浅沟槽结构 性能稳定性 工艺兼容 晶格结构 离子扩散 设计布局 应力减小 制作过程 工艺流程 集成度 小剂量 缓冲 源区 制作 改进 保证 | ||
【主权项】:
1.一种改善扩散长度效应的方法,其特征在于,包括:提供一衬底,所述衬底内形成有浅沟槽;对所述浅沟槽进行倾斜锗离子注入;填充绝缘层在所述浅沟槽内,所述离子注入能够改变所述浅沟槽侧壁及底部的衬底的晶格结构,以缓冲所述衬底与所述绝缘层之间的应力。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于武汉新芯集成电路制造有限公司,未经武汉新芯集成电路制造有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201810863847.0/,转载请声明来源钻瓜专利网。
- 上一篇:包括沟槽隔离的半导体装置
- 下一篇:一种TSV通孔及其溅射工艺
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造