[发明专利]针对内存端缓存的数据动态旁路装置及方法有效
申请号: | 201810799294.7 | 申请日: | 2018-07-19 |
公开(公告)号: | CN109117388B | 公开(公告)日: | 2020-10-16 |
发明(设计)人: | 陆旭;华幸成;张祯;张振东;李宏亮;刘鹏 | 申请(专利权)人: | 浙江大学 |
主分类号: | G06F12/0888 | 分类号: | G06F12/0888;G06F12/0806 |
代理公司: | 杭州中成专利事务所有限公司 33212 | 代理人: | 金祺 |
地址: | 310058 浙江*** | 国省代码: | 浙江;33 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供了一种针对内存端缓存的数据动态旁路装置,硬件计数器模块、命中率监测模块、旁路寄存器以及旁路决策器。本发明还提出一种针对内存端缓存的数据动态旁路方法,包括以下步骤:访存控制器单元在收到3D‑DRAM缓存的访问结果后,向数据动态旁路装置发送地址映射信息及请求类型;数据动态旁路装置接收并根据地址映射信息及请求类型记录和统计命中/缺失数,并生成旁路信号返回至访存控制器单元;读缺失时,访存控制器单元根据数据动态旁路装置返回的旁路信号进行缺失填充操作。本发明能够能够显著减少内存端缓存缺失填充操作引起的带宽开销,同时还能避免引起内存端缓存命中率恶化。 | ||
搜索关键词: | 针对 内存 缓存 数据 动态 旁路 装置 方法 | ||
【主权项】:
1.针对内存端缓存的数据动态旁路装置,其特征在于:所述数据动态旁路装置包括硬件计数器模块(131)、命中率监测模块(132)、旁路寄存器(133)以及旁路决策器(134);所述旁路决策器(134)分别与硬件计数器模块(131)、命中率监测模块(132)和旁路寄存器(133)信号相连,且旁路决策器(134)、硬件计数器模块(131)、命中率监测模块(132)和旁路寄存器(133)依次信号相连;所述旁路决策器(134)与外部的访存控制器单元(120)信号相连。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于浙江大学,未经浙江大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201810799294.7/,转载请声明来源钻瓜专利网。
- 同类专利
- 一种数据存储方法、SoC芯片及计算机设备-202010643134.0
- 刘君 - OPPO广东移动通信有限公司
- 2020-07-06 - 2023-09-19 - G06F12/0888
- 本申请实施例公开了一种数据存储方法、SoC芯片及计算机设备,属于芯片技术领域。该方法包括:获取数据以及数据对应的复用属性信息,复用属性信息用于从至少一个属性维度表征数据的复用性;根据复用属性信息确定数据的目标存储位置,目标存储位置位于系统级缓存或内存;将数据写入目标存储位置。SoC芯片在存储数据时,可以根据数据的复用属性信息来确定数据的目标存储位置,既可以提高系统级缓存的命中率,也可以减少对内存的频繁访问,从而提高SoC芯片的数据访问效率。
- 一种调整表项存储空间的方法及设备-202211519074.7
- 田妍君 - 新华三技术有限公司合肥分公司
- 2022-11-30 - 2023-06-06 - G06F12/0888
- 本申请提供了一种调整表项存储空间的方法,该方法包括:记录三态内容寻址存储器的空闲分片容量序列;其中,分片容量序列记录了可以分配给各模式的块block的空闲分片slice的标识和容量;获取待安装block的ACL表项的数量以及block模式;根据待安装block的block模式在空闲分片容量序列未查找到大于待安装block的ACL表项的数量的空闲分片;按照已安装block以及待安装block需要占用的分片数量从高到低且ACL表项数量从大到小的顺序,执行分片模拟分配;当分片模拟分配结果为已安装block以及待安装block均可分配到对应的空闲分片;则根据分片模拟分配结果将已安装block以及待安装block的ACL表项存储于三态内容寻址存储器。
- 一种转址旁路缓存的维护方法及相关设备-202111438805.0
- 万波;蒋毅飞;范恒龙 - 华为技术有限公司
- 2021-11-27 - 2023-05-30 - G06F12/0888
- 本申请实施例公开了一种转址旁路缓存的维护方法及相关设备,该方法应用于电子设备,该电子设备包括多个物理中央处理器CPU;所述电子设备上运行有第一进程,所述第一进程当前包括M个第一线程;M个所述第一线程当前分别运行在多个所述物理CPU中的M个物理CPU上;M为大于或者等于1的整数;所述方法包括:确定所述第一进程当前对应的物理CPU范围S1,所述物理CPU范围S1包括当前运行有所述第一进程内的所述第一线程的M个所述物理CPU;基于所述第一进程维护的页表信息,更新所述物理CPU范围S1内的所有物理CPU各自维护的转址旁路缓存TLB信息。采用本申请实施例可以减少TLB的维护时延。
- 用于像素写入数据的压缩技术-202080076429.2
- A·P·德劳瑞尔;K·D·曼恩;T·J·博格蓝德;W·W·尤格 - 苹果公司
- 2020-10-01 - 2023-05-23 - G06F12/0888
- 本发明公开了涉及数据压缩的技术。可编程着色器电路系统被配置为执行写入像素数据的计算内核的程序指令。第一高速缓存被配置为存储来自该可编程着色器电路系统的像素写入数据,并且第一压缩电路系统被配置为响应于像素写入数据的第一块在该第一高速缓存电路系统中的完全累积而压缩该第一块。第二高速缓存电路系统被配置为在存储层级结构中将来自该可编程着色器电路系统的像素写入数据存储在较高级别,并且第二压缩电路系统被配置为响应于像素写入数据的第二块在该第二高速缓存电路系统中的完全累积而压缩该第二块。写入电路系统被配置为将像素数据的所压缩的第一块和第二块以组合写入的方式写入该存储层级结构中的较高级别。
- 存储系统中具有空洞的离台磁道-201980069667.8
- L·古普塔;K·安德森;K·J·阿什;M·博利克 - 国际商业机器公司
- 2019-09-30 - 2023-04-18 - G06F12/0888
- 机器学习模块接收包括存储控制器的属性的输入,其中所述属性影响用于在所述存储控制器中执行登台和离台的性能参数。响应于事件,所述机器学习模块经由前向传播生成输出值,所述输出值指示是否通过在磁道离台之前将数据登台到高速缓存来填充高速缓存的磁道中的空洞。基于将所述生成的输出值与预期的输出值进行比较来计算错误容限,其中预期的输出值是根据通过在磁道离台之前将数据登台到高速缓存来填充高速缓存的磁道中的空洞是否正确的指示来生成的。对经由反向传播互连多个层的节点的链路的权重进行调整以减小误差容限。
- 基于动态虚拟门限的缓存管理方法-202010174564.2
- 张冰;凌楠玮;张奭;赵辉;张诚 - 西安电子科技大学;北京瀚诺半导体科技有限公司
- 2020-03-13 - 2023-03-24 - G06F12/0888
- 本发明公开了一种基于动态虚拟门限的缓存管理方法,主要解决现有技术在高缓存利用率情况下不能保证各个队列门限设置公平的问题。其实现方案是:1)初始化各队列缓存管理参数;2)判断当前数据帧能否进入缓存空间,并判断缓存管理器是否需要丢弃数据帧,当没有数据帧到达缓存空间时本次缓存管理操作结束;3)对于没有被缓存丢弃的数据帧进入缓存空间;4)每隔T时刻修改一次各队列的虚拟门限值;5)出队调度器在每个周期取走缓存中的数据帧,返回2)。本发明只在缓存满的时候才丢弃数据帧且为每个队列设置了动态虚拟门限缓存,具有缓存空间利用率高,各个队列之间公平性较好的优点,可用于网络交换设备。
- 前向旁路缓存电路-201811187561.1
- 胡振波 - 芯来科技(武汉)有限公司
- 2018-10-12 - 2022-12-27 - G06F12/0888
- 本发明公开了一种前向旁路缓存电路,包括:旁路控制单元、缓存单元和数据选择器,旁路控制单元设置有三个输入端和三个输出端,缓存单元设置有三个输入端和三个输出端,数据选择器设置有三个输入端和一个输出端,旁路控制单元与缓存单元连接,缓存单元与数据选择器连接,旁路控制单元用于根据来自上级和下级的信号控制缓存单元是否写入数据和读出数据,缓存单元用于根据信号写入数据和读出数据,数据选择器用于选择输出数据的来源来自外部输入数据或缓存单元内的数据,通过用面积换时序的方法,增加旁路缓存,由于增加了这一个额外的缓存表项,可以将后项的握手信号时序路径砍断,以达到有效的解决反压时序问题,且对于前向路径不受影响的目的。
- 一种数据操作结构及数据操作方法-202210722631.9
- 苏诚;李阳;郭旭龙;李诚;李雯雯 - 青岛本原微电子有限公司
- 2022-06-24 - 2022-10-18 - G06F12/0888
- 本发明公开了一种数据操作结构及数据操作方法,以请求转换单元将处理器与Cache和内存关联起来,请求转换单元以设定逻辑将处理器发起的复杂的请求信号转换为简单的读写信号,使Cache和内存只需要对简单的读写信号进行处理,从而简化了Cache和内存结构设计的复杂性;本发明通过清除Cache控制寄存器中的Cache使能位可将Cache设为旁路模式,旁路的Cache不相应任何操作,从而可以适应一些应用下的低功耗需求,同时,用Cache命中的命中反馈信号直接控制内存中存储单元的使能管脚,阻断对内存的访问,Cache命中,则存储单元的使能关闭,无需发起取消内存访问的操作,降低了内存控制逻辑的复杂性。
- 一种RDC解算处理方法及装置-202210634378.1
- 黄钧 - 北京紫光芯能科技有限公司
- 2022-06-07 - 2022-09-06 - G06F12/0888
- 本发明实施例公开了一种RDC解算处理方法及装置,方法包括:获得周期采样数据;采用双缓存对所述周期采样数据进行处理;其中,在同一时间,一个缓存用于传输所述周期采样数据,另一个缓存用于对接收到的周期采样数据进行解算。上述方案中,RDC数据结算和数据采集是同时进行的,通过双缓存,一个缓存用于传输当前的周期采样数据,另一个缓存用于RDC解算,从而保证了RDC数据的实时性和连续性,实现了对RDC正余弦信号的高速数据处理。
- 借助非易失性大容量存储器系统提供高速缓冲存储器移动的设备和方法-201810154153.X
- K·J·米利;J·J·克林特;J·伊沃南;T·伊尔;J-P·维马洛;M·弗洛芒 - 内存技术有限责任公司
- 2013-01-02 - 2022-06-17 - G06F12/0888
- 本公开涉及借助非易失性大容量存储器系统提供高速缓冲存储器移动的设备和方法。在一个非限制性实施例中,一种存储器模块,包括:控制模块;由所述控制模块可读并可写的存储器;以及用于将所述存储器模块连接到主机设备的存储器控制器的接口;所述控制模块被配置为:从所述主机设备的所述存储器控制器接收与存储在所述存储器中的数据相关联的命令;以及至少部分地基于所述命令,执行所述存储器模块内的一个或多个基本存储器操作,其中所述一个或多个基本存储器操作包括数据移动操作和数据填充操作。
- 一种数据动态存储方法、装置、电子设备及存储介质-202011197039.9
- 年彦东;辛波 - 北京金山云网络技术有限公司
- 2020-10-30 - 2022-05-24 - G06F12/0888
- 本申请公开了一种数据动态存储方法、装置、电子设备及存储介质。其中,该方法包括:获取数据存储请求,所述数据存储请求中携带待存储数据;确定所述待存储数据对应的属性信息;根据所述属性信息从存储介质集合中确定所述待存储数据对应的目标存储介质,所述存储介质集合包括至少两个不同类型的候选存储介质;将所述待存储数据存储至所述目标存储介质。本申请实施例提供的技术方案,通过在数据存储请求满足预设条件时,确定用于存储待存储数据的目标存储介质,以此提高了各个存储介质的服务效率及命中率。
- 一种数据处理方法、装置、电子设备及存储介质-202011192573.0
- 年彦东;辛波 - 北京金山云网络技术有限公司
- 2020-10-30 - 2022-05-20 - G06F12/0888
- 本申请公开了一种数据处理方法、装置、电子设备及存储介质。其中,该方法包括:接收访问请求,所述访问请求携带数据标识;获取所述数据标识关联的第一存储介质;确定所述第一存储介质的第一性能参数,所述第一性能参数用于表示所述第一存储介质在当前时间段内的存储压力;当所述第一性能参数超过预设性能上限时,获取所述第一存储介质对应的第二存储介质,所述第一存储介质与所述第二存储介质的类型不同;在所述第二存储介质根据所述访问请求执行处理操作。本申请在第一存储介质的性能参数超过预设性能上限时,通过第二存储介质代替第一存储介质进行处理操作,实现了在不影响服务质量的情况下,提升单设备的服务能力。
- 存储器系统、存储器控制器及操作存储器系统的方法-202110531610.4
- 金到训;金宙铉 - 爱思开海力士有限公司
- 2021-05-17 - 2022-02-25 - G06F12/0888
- 本申请公开了一种存储器系统、存储器控制器和操作存储器系统的方法。该存储器系统可以在高速缓存映射数据的映射高速缓存内配置分别高速缓存不同类型的映射数据的多个映射高速缓存池,在多个映射高速缓存池之中的第一映射高速缓存池中配置定时器,并且基于该定时器将被高速缓存在第一映射高速缓存池中的映射数据写入存储器装置中。
- 用于管理并控制存储器高速缓存的方法和系统-201680020430.7
- 艾伦·D·克尼斯;新叶·邵;张治中;维亚切斯拉夫·弗拉基米罗维奇·马柳金;桑托什·拉奥 - 谷歌有限责任公司
- 2016-05-26 - 2022-02-01 - G06F12/0888
- 提供了用于管理并控制存储器高速缓存特别是在最靠近CPU的那些高速缓存外部的系统级高速缓存的方法、系统和设备。过程以及实现这些过程的代表性硬件结构被设计成允许对此类系统级高速缓存的行为进行具体控制。缓存策略是基于策略标识符而开发的,其中策略标识符对应于控制一组高速缓存管理结构的行为的参数的合集。对于给定高速缓存,一个策略标识符被存储在所述高速缓存的各行中。
- 阶层式存储器系统中的存储器管线控制-202080038514.X
- A·A·查查德;T·D·安德森;K·基尔克;D·M·汤普森 - 德州仪器公司
- 2020-05-26 - 2022-01-11 - G06F12/0888
- 在所描述的实例中,一种处理器系统包含产生存储器事务的处理器核心、具有较低存储器控制器的较低级别高速缓存存储器及具有带有存储器管线的较高存储器控制器的较高级别高速缓存存储器。所述较高存储器控制器通过跳过所述存储器管线的旁通路径连接到所述较低存储器控制器。所述较高存储器控制器:确定存储器事务是否为旁通写入(502),其为被指示为不会导致对应的写入被引导到所述较高级别高速缓存存储器的存储器写入请求;如果所述存储器事务经确定为旁通写入,那么确定防止传递的存储器事务是否处于所述存储器管线(506、508)中;及如果确定所述存储器管线中没有防止传递的事务,那么使用所述旁通路径(512)将所述存储器事务发送到所述较低存储器控制器。
- 用于高速缓存的最佳接纳控制-202011163088.0
- 阿里夫·麦钱特;杨子玮;穆斯塔法·乌伊萨尔 - 谷歌有限责任公司
- 2020-10-27 - 2021-01-15 - G06F12/0888
- 本公开涉及用于高速缓存的最佳接纳控制。一个或多个处理器可以将对高速缓存存储中的数据项的访问请求分类为多个类别并且收集关于随时间推移的访问请求的信息。基于所收集的信息,可以确定用于缓存多个类别中的每个类别中的数据项的效用值。新请求的数据项可以根据它们的相应类别的对应效用值按顺序被接纳到高速缓存存储中。
- 针对内存端缓存的数据动态旁路装置及方法-201810799294.7
- 陆旭;华幸成;张祯;张振东;李宏亮;刘鹏 - 浙江大学
- 2018-07-19 - 2020-10-16 - G06F12/0888
- 本发明提供了一种针对内存端缓存的数据动态旁路装置,硬件计数器模块、命中率监测模块、旁路寄存器以及旁路决策器。本发明还提出一种针对内存端缓存的数据动态旁路方法,包括以下步骤:访存控制器单元在收到3D‑DRAM缓存的访问结果后,向数据动态旁路装置发送地址映射信息及请求类型;数据动态旁路装置接收并根据地址映射信息及请求类型记录和统计命中/缺失数,并生成旁路信号返回至访存控制器单元;读缺失时,访存控制器单元根据数据动态旁路装置返回的旁路信号进行缺失填充操作。本发明能够能够显著减少内存端缓存缺失填充操作引起的带宽开销,同时还能避免引起内存端缓存命中率恶化。
- 高速缓存管理-201480077784.6
- N·S·德纳耶;M·怀特;J·A·普兰克 - 慧与发展有限责任合伙企业
- 2014-04-28 - 2020-03-20 - G06F12/0888
- 用于高速缓存管理的存储控制器包括高速缓存存储器和高速缓存管理模块。高速缓存管理模块用于在从主机接收区域指定请求时,从区域指定请求提取高速缓存规则,用于管理存储阵列的数据存储设备的区域,并且在从主机接收到数据操作请求时,基于提取出的高速缓存规则处理数据操作请求。
- 处理器系统及其存储器控制方法-201811479297.9
- 张和平;周如愿;徐国柱 - 杭州士兰微电子股份有限公司
- 2015-12-18 - 2019-04-19 - G06F12/0888
- 公开了处理器系统及其存储器控制方法。所述处理器系统,包括:第一选择器,包括第一至第三端口;分别与第一选择器的第一至第三端口连接嵌入式存储器、处理器和高速缓冲存储器,所述嵌入式存储器用于存储应用程序代码,其中,所述第一选择器提供控制信号的路由功能,使得第一端口与第二端口之间的第一信号路径、或者第一端口与第三端口之间的第二信号路径连通。所述处理器系统通过第一信号路径和第二信号路径的选择,在低功耗模式和高效访问模式之间切换,从而兼顾处理器的运行效率和功耗,并且降低芯片成本。
- 处理器系统及其存储器控制方法-201510958859.8
- 张和平;周如愿;徐国柱 - 杭州士兰微电子股份有限公司
- 2015-12-18 - 2019-02-26 - G06F12/0888
- 公开了处理器系统及其存储器控制方法。所述处理器系统,包括:第一选择器,包括第一至第三端口;分别与第一选择器的第一至第三端口连接嵌入式存储器、处理器和高速缓冲存储器,所述嵌入式存储器用于存储应用程序代码,其中,所述第一选择器提供控制信号的路由功能,使得第一端口与第二端口之间的第一信号路径、或者第一端口与第三端口之间的第二信号路径连通。所述处理器系统通过第一信号路径和第二信号路径的选择,在低功耗模式和高效访问模式之间切换,从而兼顾处理器的运行效率和功耗,并且降低芯片成本。
- 用于插入缓存块的方法和系统-201510301980.3
- G·F·斯沃特;D·温格沃弗 - 甲骨文国际公司
- 2011-08-31 - 2018-09-04 - G06F12/0888
- 公开了用于插入缓存块的方法和系统。一种将缓存块插入到缓存队列中的方法包括检测缓存队列的第一缓存未中,识别响应于所述缓存未中接收访问的存储块,计算包括所述存储块的第一存储容器的第一估计的缓存未中成本,基于第一估计的缓存未中成本的数学公式来计算第一存储容器的插入概率,从均匀分布中随机地选择插入概率数,以及,响应于所述插入概率超过所述插入概率数,将对应于所述存储块的新缓存块插入到缓存队列中。
- 操作数据处理系统的方法、数据处理系统以及处理器-201410513668.6
- G·L·格思里;S·R·孔克尔;H·M·勒;G·诺斯;W·J·斯塔克 - 格芯公司
- 2014-09-29 - 2018-06-12 - G06F12/0888
- 本发明涉及一种操作数据处理系统的方法、数据处理系统以及处理。操作数据处理系统的技术包括在生产者高速缓存的数据阵列中记录生产者核心所修改的高速缓存线的地址,以创建用于生产者核心的高可用性(HA)日志。该技术还包括将HA日志从生产者高速缓存直接移动到消费者核心的消费者高速缓存,以及将与HA日志的地址关联的HA数据从生产者高速缓存直接移动到消费者高速缓存。HA日志对应于包含多个地址的高速缓存线。最后,该技术包括由消费者核心来为数据处理系统处理HA日志和HA数据。
- 多阶段地址转换中的转换旁路-201410498013.6
- R·E·凯斯勒;B·W·钦;M·S·伯通 - 凯为公司
- 2014-09-25 - 2018-06-08 - G06F12/0888
- 本发明的各实施例涉及多阶段地址转换中的转换旁路。一种支持虚拟化的计算机系统可以保持多个地址空间。每个客户机操作系统使用客户机虚拟地址(GVA),这些客户机虚拟地址被转换成客户机物理地址(GPA)。对一个或多个客户机操作系统进行管理的超管理器将GPA转换成根物理地址(RPA)。合并转换旁视缓冲器(MTLB)高速缓存该多个地址域之间的转换,从而能够实现更快的地址转换和存储器访问。MTLB作为多个不同的高速缓存可以是逻辑上可访问的,并且可以被重新配置成用于将不同的空间分配给每个逻辑高速缓存。可以基于控制配置和所接收到的地址的属性选择性地旁路对MTLB的高速缓存的查找。
- 借助非易失性大容量存储器系统提供高速缓冲存储器移动的设备和方法-201380006769.8
- K·J·米利;J·J·克林特;J·伊沃南;T·伊尔;J-P·维马洛;M·弗洛芒 - 内存技术有限责任公司
- 2013-01-02 - 2018-03-27 - G06F12/0888
- 在一个非限制性实施例中,一种方法包括在和与主机装置耦合的非易失性大容量存储器相关联的控制器处接收发自发起者的命令,所述命令是将目前驻存在所述主机装置的存储器中的数据写入到所述非易失性大容量存储器的命令;将目前驻存在所述主机装置的所述存储器中的所述数据从原始位置移动到所述存储器中分配给至少所述非易失性大容量存储器使用的部分;以及告知所述发起者将所述数据写入到所述非易失性大容量存储器的所述命令已被执行。也描述了一种被配置用于执行该方法的设备。
- 组合的高速缓存注入和锁定操作-201280067905.X
- P.沙特;R.希勒;M.库弗施密特;J.库塞尔 - 国际商业机器公司
- 2012-12-10 - 2017-02-01 - G06F12/0888
- 电路布置和方法利用高速缓存注入逻辑来执行高速缓存注入和锁定操作,以与高速缓存行到主存储器的传递并行地在高速缓冲存储器中注入高速缓存行并且自动在所述高速缓冲存储器中锁定所述高速缓存行。所述高速缓存注入逻辑可以例如通过以下操作来附加地限制可以在所述高速缓冲存储器中存储的最大数量的已锁定的高速缓存行中止高速缓存注入和锁定操作,注入所述高速缓存行而不锁定,或解锁和/或驱逐所述高速缓冲存储器中的另一高速缓存行。
- 对存储器读取或写入的方法、设备及组件-201180032435.9
- 绍博尔奇·绍卡希茨 - 图科塞拉公司
- 2011-06-21 - 2016-11-30 - G06F12/0888
- 为了提高运行应用的效率,确定使用缓存(140)还是直接使用存储(150)是特定于块大小地更有效率的(131);并且将确定的存储器类型用于具有对应块大小的数据流。
- 图像显示方法、装置和移动终端-201610204040.7
- 赵洪涛 - 乐视控股(北京)有限公司;乐视移动智能信息技术(北京)有限公司
- 2016-04-01 - 2016-08-10 - G06F12/0888
- 本发明公开了一种图像显示方法、装置和移动终端,涉及计算机移动终端技术领域,其中所述方法包括:获取所要显示的图像文件;获取所述图像文件的标识码;在缓存中查找是否已经存在所述标识码,当存在所述标识码时,生成图像控件,并在所述图像控件中加载所述标识码所对应的图像文件占用的缓存资源以显示对应图像。由此,通过将所要显示的图像文件的标识码与缓存中已有的图像文件的标识码进行比对,来判断缓存中是否存在于所要显示的图像文件相同的图像文件,当存在相同图像文件时,则可以利用该图像文件所占用缓存资源来显示该图像,无需为所要显示的图像文件分配额外的缓存空间,节省了缓存空间。
- 处理器系统-201521074740.6
- 张和平;周如愿;徐国柱 - 杭州士兰微电子股份有限公司
- 2015-12-18 - 2016-06-01 - G06F12/0888
- 公开了处理器系统。所述处理器系统,包括:第一选择器,包括第一至第三端口;分别与第一选择器的第一至第三端口连接嵌入式存储器、处理器和高速缓冲存储器,所述嵌入式存储器用于存储应用程序代码,其中,所述第一选择器提供控制信号的路由功能,使得第一端口与第二端口之间的第一信号路径、或者第一端口与第三端口之间的第二信号路径连通。所述处理器系统通过第一信号路径和第二信号路径的选择,在低功耗模式和高效访问模式之间切换,从而兼顾处理器的运行效率和功耗,并且降低芯片成本。
- 专利分类
- 数据显示系统、数据中继设备、数据中继方法、数据系统、接收设备和数据读取方法
- 数据记录方法、数据记录装置、数据记录媒体、数据重播方法和数据重播装置
- 数据发送方法、数据发送系统、数据发送装置以及数据结构
- 数据显示系统、数据中继设备、数据中继方法及数据系统
- 数据嵌入装置、数据嵌入方法、数据提取装置及数据提取方法
- 数据管理装置、数据编辑装置、数据阅览装置、数据管理方法、数据编辑方法以及数据阅览方法
- 数据发送和数据接收设备、数据发送和数据接收方法
- 数据发送装置、数据接收装置、数据收发系统、数据发送方法、数据接收方法和数据收发方法
- 数据发送方法、数据再现方法、数据发送装置及数据再现装置
- 数据发送方法、数据再现方法、数据发送装置及数据再现装置