[发明专利]纳米线围栅MOS器件及其制备方法

摘要

本发明提供了一种纳米线围栅MOS器件及其制备方法。该方法在形成纳米线堆叠之后，先采用覆盖性很强的化学气相沉积工艺将介电材料填充到相邻的纳米线之间具有凹槽，使介电材料能够具有很强的填充能力，从而包裹所述纳米线的鳍结构，然后再形成跨所述鳍结构的假栅，从而使假栅材料不会填充到纳米线之间的凹槽中，进而通过刻蚀去除凹槽中的介电材料，保证了栅堆叠与纳米线之间更好地接触，进而提高了器件的性能。并且，本申请通过先在纳米线之间的凹槽中填充上述介电材料，然后再形成假栅，有效避免了现有技术中凹槽中残留假栅材料的情况，有效地降低了假栅刻蚀步骤的工艺难度，使之与目前主流量产的鳍结构场效应晶体管制造工艺兼容。

主权项

1.一种纳米线围栅MOS器件的制备方法，其特征在于，包括以下步骤：S1，对衬底(100)进行刻蚀，形成纳米线堆叠，沿垂直于所述衬底(100)的方向上所述纳米线堆叠中相邻的纳米线(130)之间具有凹槽(120)；S2，采用化学气相沉积工艺将介电材料(140)填充到所述凹槽(120)中，形成包裹所述纳米线(130)的鳍结构(141)，所述纳米线(130)的堆叠方向为所述鳍结构(141)的高度方向，所述介电材料(140)；S3，形成跨所述鳍结构(141)的假栅(152)，所述鳍结构(141)由沿长度方向顺次连接的第一鳍体段、第二鳍体段和第三鳍体段组成，所述假栅(152)覆盖所述第二鳍体段，所述纳米线(130)具有被所述第一鳍体段包裹的第一区域、被所述第二鳍体段包裹的第二区域以及被所述第三鳍体段包裹的第三区域；S4，去除所述第一鳍体段和所述第三鳍体段，以使所述纳米线(130)中的所述第一区域和所述第三区域裸露，并在所述第一区域和所述第三区域中形成源/漏极(190)；S5，去除所述假栅(152)及所述第二鳍体段，以使所述纳米线(130)中的所述第二区域裸露，并绕所述第二区域的外周形成栅堆叠结构(210)。