[发明专利]一种保持数据传送一致性的方法及系统

摘要

本发明公开了一种保持数据传送一致性的方法及系统，涉及计算机通信技术领域，采用本发明，需要写入信息时，将数据进行暂存合并，当信息的所有位都完整的获取了后才一次写入缓存；需要读取信息时，仅在CPU第一次读取某条信息时，就从缓存中取出整条信息所有位并暂存，根据总线数据线位宽和特定信息访问地址低位计算出待发送的数据位并送出，期间不会再从缓存中读取，避免信息读写一半造成CPU或FPGA中的信息一半新值，一半老值，实现了保障数据传送一致性；同时，避免了FPGA与CPU之间应答交互造成额外的RAM资源和时间消耗，且对误操作可以自行恢复。

主权项

1.一种保持数据传送一致性的方法，其特征在于，包括以下步骤：CPU通过总线接口向FPGA写信息时，判断写信息时的片选信号是否有效，若片选信号有效，将从总线接口获取的信息暂存，当完整地获取了信息的所有数据位，才将信息写入FPGA的缓存；若片选信号无效，则不写入；CPU通过总线接口向FPGA读信息时，判断读信息时的片选信号是否有效，若片选信号有效，仅在第一次读取该条信息时，从FPGA的缓存中获取信息的所有数据位并暂存，再根据总线接口的数据线位宽，计算出待发送的数据位，并将待发送的数据位通过总线接口发送至CPU；若片选信号无效，则不读取该信息。