[发明专利]SRAM的字组线偏压产生器及方法

摘要

本发明公开了一种SRAM的字组线偏压产生器，包括：存储单元校正行，读取干扰侦测电路，电压调节电路；存储单元校正行由一行存储单元组成，各存储单元连接的字线为校正字线；时钟信号通过第一和二反相器连接到校正字线；电压调节电路的时钟端连接时钟信号，电压调节电路的控制端连接读取干扰侦测电路的输出端；电压调节电路的输出端连接到阵列结构的字组线以及第二反相器的电源端；从最大的电源电压开始，进行读取并根据读取干扰侦测电路的检测结果来实现对电压调节电路的输出电压的调节，使电压调节电路的输出电压在保证正确读取的条件下取最大值。本发明还公开了一种SRAM的字组线偏压产生方法。本发明能保证正确读取的同时提高读取速率。

主权项

1.一种SRAM的字组线偏压产生器，其特征在于：SRAM的存储单元包括互为反相的Q位节点和QB位节点；所述SRAM中的各所述存储单元排列成阵列结构；所述阵列结构中的字组线的电压由字组线偏压产生器提供；所述字组线偏压产生器包括：存储单元校正行，读取干扰侦测电路，电压调节电路；所述存储单元校正行由一行所述存储单元组成，所述存储单元校正行中的各所述存储单元的第一NMOS管的栅极和第二NMOS管的栅极都连接到校正字线；所述存储单元校正行的各所述存储单元的所述第一NMOS管的漏极的都连接在一起并连接到预充电单元的第一端，所述存储单元校正行的各所述存储单元的所述第二NMOS管的漏极的都连接在一起并连接到所述预充电单元的第二端；时钟信号通过第一反相器和第二反相器连接到所述校正字线；所述电压调节电路的时钟端连接时钟信号，所述电压调节电路的控制端连接所述读取干扰侦测电路的输出端；所述电压调节电路的输出端连接到所述阵列结构的所述字组线以及所述第二反相器的电源端；所述电压调节电路的输出电压可调，所述字组线偏压产生器通过如下校正步骤调节最终输出到所述字组线的所述电压调节电路的输出电压：步骤一、所述电压调节电路的输出电压选取为电源电压；步骤二、在所述时钟信号的控制下对所述存储单元校正行的各所述存储单元进行读取，通过所述读取干扰侦测电路检测在对所述存储单元校正行的各所述存储单元的读取过程中有没有产生干扰翻转并形成检测结果信号发送到所述电压调节电路的控制端；步骤三、所述电压调节电路根据所述检测结果信号调节所述电压调节电路的输出电压；如果所述检测结果信号为存在干扰翻转情形，则降低所述电压调节电路的输出电压，之后重复进行步骤二；如果所述检测结果信号为不存在干扰翻转情形，所述电压调节电路的输出电压不变并作为最终输出到所述字组线的输出电压。