[发明专利]用于产生整数序列的处理器、处理器核及系统

摘要

本申请涉及用于产生整数序列的处理器、处理器核及系统。根据实施例，一方面的方法包括接收指令。该指令指示整数跨度，指示整数偏移量，并指示目的地存储位置。响应于该指令，结果被存储在目的地存储位置中。该结果包括按照数值顺序的至少四个整数的序列，其中所述至少四个整数中的最小整数从零相差整数偏移量，且在连续位置中的序列的全部整数相差整数跨度。公开了其它方法、装置、系统和指令。

主权项

1.一种处理器或处理器核，包括：多个向量寄存器，其中包括目的地向量寄存器；多个通用寄存器；多个掩码寄存器；解码器，用于解码指令，该指令指定整数偏移量，指定整数跨度，并具有指定所示目的地向量寄存器的字段，其中所述指令具有以下二者中的一者：指定所述整数偏移量的立即数，和指定源寄存器的字段，该源寄存器指定所述整数偏移量，并且其中所述指令具有以下二者中的一者：指定所述整数跨度的立即数，和指定源寄存器的字段，该源寄存器指定所述整数跨度，执行单元，耦合到所述解码器，并耦合到所述多个向量寄存器，所述执行单元用于执行所述指令以产生并在所述目的地向量寄存器中存储结果，所述结果包括按照数值顺序的至少八个整数索引的序列，其中所述序列中的最低有效整数索引等于所述整数偏移量，并且其中所述序列中的所有整数索引在相继位置中相差所述整数跨度。