[发明专利]一种针对集成QFN芯片的板级封装设计优化方法有效
| 申请号： | 201810428420.8 | 申请日： | 2018-05-08 |
| 公开（公告）号： | CN108614941B | 公开（公告）日： | 2022-04-12 |
| 发明（设计）人： | 黄志亮;曾琦;曾宪辰;阳同光;李航洋;赵治国 | 申请（专利权）人： | 湖南城市学院 |
| 主分类号： | G06F30/398 | 分类号： | G06F30/398 |
| 代理公司： | 长沙惟盛赟鼎知识产权代理事务所(普通合伙) 43228 | 代理人： | 黄敏华 |
| 地址： | 413000 湖南*** | 国省代码： | 湖南;43 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开一种针对集成QFN芯片的板级封装设计优化方法，步骤包括：确定集成电路板的参数并建立热力耦合仿真模型；构建焊盘热应力和晶片翘曲的性能函数；构建焊盘热应力和晶片翘曲的极限状态方程；构建焊盘热应力和晶片翘曲的近似极限状态方程；校核焊盘强度和晶片翘曲；结束并输出板级封装最优设计和固定点最优误差容限。本发明通过对集成QFN芯片的板级封装构建热力耦合仿真模型，并采用区间分析技术建立极限状态方程，所得板级封装最优设计方案不仅可以满足热应力和翘曲的设计要求，同时也具有最低的加工成本和工艺难度。并且，本发明所提方法在效率和收敛性方面具良好综合性能。 | ||
| 搜索关键词： | 一种 针对 集成 qfn 芯片 封装 设计 优化 方法 | ||
【主权项】：
1.一种针对集成QFN芯片的板级封装设计优化方法，该方法包括以下步骤：确定集成电路板的参数并建立热力耦合仿真模型；构建焊盘热应力和晶片翘曲的性能函数；构建焊盘热应力和晶片翘曲的极限状态方程；构建焊盘热应力和晶片翘曲的近似极限状态方程；校核焊盘强度和晶片翘曲；结束并输出板级封装最优设计和固定点最优误差容限。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于湖南城市学院，未经湖南城市学院许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810428420.8/，转载请声明来源钻瓜专利网。
