[发明专利]一种实现非易失性内存芯片数据保护的方法及系统在审

专利信息
申请号: 201810326314.9 申请日: 2018-04-12
公开(公告)号: CN108647115A 公开(公告)日: 2018-10-12
发明(设计)人: 邱星萍 申请(专利权)人: 郑州云海信息技术有限公司
主分类号: G06F11/14 分类号: G06F11/14
代理公司: 济南舜源专利事务所有限公司 37205 代理人: 刘雪萍
地址: 450000 河南省郑州市*** 国省代码: 河南;41
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明涉及一种实现非易失性内存芯片数据保护的方法及系统,包括如下步骤:步骤1:系统供电模块PSU异常或者断电,PSU发出掉电信号到系统的可编程逻辑器件;步骤2:可编程逻辑器件接收到掉电信号后,触发异步DRAM刷新信号到PCH芯片,PCH芯片将接收到的异步DRAM刷新信号传输到CPU;步骤3:CPU接收到异步DRAM刷新信号后,将保护缓冲的数据刷到非易失性内存芯片NVDIMM的DRAM中;步骤4:CPU刷新完成后,发送刷新完成信号到PCH芯片,PCH芯片将刷新完成信号发送到非易失性内存芯片NVDIMM,触发“SAVE”,将DRAM中的数据保存到非易失性内存芯片NVDIMM中。
搜索关键词: 非易失性内存芯片 刷新信号 芯片 可编程逻辑器件 掉电信号 数据保护 完成信号 触发 系统供电模块 数据保存 缓冲 断电 发送 传输
【主权项】:
1.一种实现非易失性内存芯片数据保护的方法,其特征在于,包括如下步骤:步骤1:系统供电模块PSU异常或者断电,PSU发出掉电信号到系统的可编程逻辑器件;步骤2:可编程逻辑器件接收到掉电信号后,触发异步DRAM刷新信号到PCH芯片,PCH芯片将接收到的异步DRAM刷新信号传输到CPU;步骤3:CPU接收到异步DRAM刷新信号后,将保护缓冲的数据刷到非易失性内存芯片NVDIMM的DRAM中;步骤4:CPU刷新完成后,发送刷新完成信号到PCH芯片,PCH芯片将刷新完成信号发送到非易失性内存芯片NVDIMM,触发“SAVE”,将DRAM中的数据保存到非易失性内存芯片NVDIMM中。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于郑州云海信息技术有限公司,未经郑州云海信息技术有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201810326314.9/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top