[发明专利]顶部接口逻辑模型建立方法有效
| 申请号： | 201810255418.5 | 申请日： | 2018-03-26 |
| 公开（公告）号： | CN110362841B | 公开（公告）日： | 2023-05-30 |
| 发明（设计）人： | 蔡孟修;廖信雄;蔡旻修 | 申请（专利权）人： | 创意电子股份有限公司;台湾积体电路制造股份有限公司 |
| 主分类号： | G06F30/367 | 分类号： | G06F30/367;G06F30/398 |
| 代理公司： | 北京律诚同业知识产权代理有限公司 11006 | 代理人： | 徐金国 |
| 地址： | 中国台湾新*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种模型建立方法包含以下流程：读取一顶部网表和一区块模型，其中顶部网表包含第一输入端、第一输出端和至少一复振器，区块模型包含至少一输入端和至少一输出端；由顶部网表中撷取第一子网表，其中第一子网表包含自区块模型的至少一输入端至第一输入端或至少一复振器的至少一元件；由顶部网表中撷取第二子网表，其中第二子网表包含自区块模型的至少一输出端至第一输出端或至少一复振器的至少一元件；由顶部网表中撷取第三子网表，其中第三子网表包含至少一复振器的时脉输入端和顶部网表的顶部时脉输入端之间的至少一元件；依据第一子网表至第三子网表产生顶部接口逻辑模型。上述的顶部接口逻辑模型，能缩短执行静态时序分析所需的时间。 | ||
| 搜索关键词： | 顶部 接口 逻辑 模型 建立 方法 | ||
【主权项】：
1.一种模型建立方法，其特征在于，包含：读取一顶部网表和一区块模型，其中该顶部网表包含一第一输入端、一第一输出端和至少一复振器，该区块模型包含至少一输入端和至少一输出端；由该顶部网表中撷取一第一子网表，其中该第一子网表包含自该区块模型的该至少一输入端至该第一输入端或该至少一复振器的至少一元件；由该顶部网表中撷取一第二子网表，其中该第二子网表包含自该区块模型的该至少一输出端至该第一输出端或该至少一复振器的至少一元件；由该顶部网表中撷取一第三子网表，其中该第三子网表包含该至少一复振器的一时脉输入端和该顶部网表的一顶部时脉输入端之间的至少一元件；以及依据该第一子网表至该第三子网表产生一顶部接口逻辑模型。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于创意电子股份有限公司;台湾积体电路制造股份有限公司，未经创意电子股份有限公司;台湾积体电路制造股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810255418.5/，转载请声明来源钻瓜专利网。
