[发明专利]一种双向沟槽栅电荷存储型IGBT及其制作方法

摘要

一种双向沟槽栅电荷存储型IGBT，属于半导体功率器件技术领域。本发明通过在传统双向CSTBT器件结构的基础上引入了与发射极金属等电位的屏蔽沟槽结构，并使其槽深大于电荷存储层，以此来屏蔽了电荷存储层的电场，屏蔽沟槽结构的引入对电荷存储层起到了有效的电荷补偿作用，进而改善了电荷存储层的掺杂浓度和厚度对于器件耐压的限制，提高了器件的击穿电压；有利于改善器件正向导通压降Vceon与关断损耗Eoff之间的折中关系，获得更宽的短路安全工作区，同时有利于降低器件的饱和电流密度，进一步改善了器件短路安全工作区；另外，本发明显著降低了器件的栅极电容，尤其是栅极‑集电极电容，从而提高了器件的开关速度，降低了器件的开关损耗和对删驱动电路能力的要求。

主权项

1.一种双向沟槽栅电荷存储型IGBT，其四分之一元胞包括对称设置在第一导电类型半导体漂移区(9)正面和背面的MOS结构；其特征在于：正面MOS结构包括正面发射极金属(1)、正面隔离介质层(2)、正面沟槽栅结构、正面屏蔽沟槽结构、正面第一导电类型半导体发射区(3)、正面第二导电类型半导体发射区(4)、正面第二导电类型半导体基区(5)和正面第一导电类型半导体电荷存储层(6)；背面MOS结构包括背面发射极金属(21)、背面隔离介质层(22)、背面沟槽栅结构、背面屏蔽沟槽结构、背面第一导电类型半导体发射区(23)、背面第二导电类型半导体发射区(24)、背面第二导电类型半导体基区(25)和背面第一导电类型半导体电荷存储层(26)；所述正面MOS结构中，正面第一导电类型半导体电荷存储层(6)位于所述正面第一导电类型半导体漂移区(9)的顶层；所述正面第二导电类型半导体基区(5)位于正面第一导电类型半导体电荷存储层(6)的顶层；所述正面第二导电类型半导体发射区(4)和正面第一导电类型半导体发射区(3)相互独立且并列设置在正面第二导电类型半导体基区(5)的顶层；所述正面第一导电类型半导体漂移区(9)的顶层具有正面沟槽栅结构和正面屏蔽沟槽结构，所述正面沟槽栅结构和正面屏蔽沟槽结构沿器件顶层延伸的方向不一致；所述正面沟槽栅结构包括正面栅电极(81)和正面栅介质层(82)，所述正面栅电极(81)向下穿过正面第一导电类型半导体发射区(3)和正面第二导电类型半导体基区(5)进入正面第一导电类型半导体电荷存储层(6)中，正面栅电极(81)与正面第一导电类型半导体发射区(3)、正面第二导电类型半导体基区(5)和正面第一导电类型半导体电荷存储层(6)之间通过正面栅介质层(82)相连，正面栅电极(81)上表面通过正面隔离介质层(2)与正面发射极金属(1)相连；所述正面屏蔽沟槽结构包括正面屏蔽电极(71)和正面屏蔽沟槽介质层(72)，所述正面屏蔽电极(71)向下穿过正面第二导电类型半导体发射区(4)、正面第二导电类型半导体基区(5)和正面第一导电类型半导体电荷存储层(6)进入正面第一导电类型半导体漂移区(9)中，正面屏蔽电极(71)与正面栅电极(81)通过正面栅介质层(82)或者屏蔽沟槽介质层(72)相隔离，正面屏蔽电极(71)与正面第一导电类型半导体发射区(3)、正面第二导电类型半导体发射区(4)、正面第二导电类型半导体基区(5)、正面第一导电类型半导体电荷存储层(6)和正面第一导电类型半导体漂移区(9)之间通过正面屏蔽沟槽介质层(72)相连，正面屏蔽电极(71)与正面发射极金属(1)等电位；所述背面MOS结构与正面MOS结构相同。