[发明专利]在容错量子计算中优化物理参数以减少频率拥挤在审
| 申请号： | 201780089284.8 | 申请日： | 2017-12-05 |
| 公开（公告）号： | CN110494870A | 公开（公告）日： | 2019-11-22 |
| 发明（设计）人： | E·马格桑;J·甘贝塔 | 申请（专利权）人： | 国际商业机器公司 |
| 主分类号： | G06N10/00 | 分类号： | G06N10/00;H03K19/003 |
| 代理公司： | 11247 北京市中咨律师事务所 | 代理人： | 刘薇;于静<国际申请>=PCT/EP20 |
| 地址： | 美国*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种技术涉及量子纠错。代码量子比特被配置为目标量子比特，并且代码量子比特具有第一退相时间和第一非谐性。校验量子比特被配置为控制量子比特，并且校验量子比特具有第二退相时间和第二非谐性。目标量子比特和控制量子比特被配置为形成一个或多个受控非(CNOT)门。第一退相时间大于第二退相时间，第二非谐性大于第一非谐性。 | ||
| 搜索关键词： | 量子 校验 配置 受控 纠错 | ||
【主权项】：
1.一种用于量子纠错的电路，所述电路包括：/n被配置为目标量子比特的代码量子比特，所述代码量子比特具有第一退相时间和第一非谐性；以及/n被配置为控制量子比特的校验量子比特，所述校验量子比特具有第二退相时间和第二非谐性，其中，所述目标量子比特和所述控制量子比特被配置为形成一个或多个受控非(CNOT)门，其中，所述第一退相时间大于所述第二退相时间，所述第二非谐性大于所述第一非谐性。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于国际商业机器公司，未经国际商业机器公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201780089284.8/，转载请声明来源钻瓜专利网。
