[发明专利]在容错量子计算中优化物理参数以减少频率拥挤

说明书

一种技术涉及量子纠错。代码量子比特被配置为目标量子比特，并且代码量子比特具有第一退相时间和第一非谐性。校验量子比特被配置为控制量子比特，并且校验量子比特具有第二退相时间和第二非谐性。目标量子比特和控制量子比特被配置为形成一个或多个受控非(CNOT)门。第一退相时间大于第二退相时间，第二非谐性大于第一非谐性。

关于联邦政府资助的研究或开发的声明

本发明是在美国陆军授予的合同号W911NF-16-1-0114的政府支持下完成的。政府对本发明享有一定的权利。

背景技术

本发明一般涉及超导电子设备，更具体地，涉及在容错量子计算中优化物理参数以减少频率拥挤。

量子计算机的基本元件是被称为“量子比特”的量子比特。对照表示零和一的经典比特，量子比特还能够表示两个状态的量子叠加。这些状态可在量子物理定律中被形式化为处于两个状态的概率。因此，可以在量子物理定律中操纵和观察这些状态。

量子特性包括量子纠缠和信息的量子隐形传送，后者与量子纠缠的特性有关。量子纠缠可以存在于任何两个量子系统之间，诸如在两个光子之间、两个原子/离子系统之间、或者在光子与基于原子/离子的量子系统之间。量子比特是量子信息的单位，可通过两级量子力学系统中的状态向量来可视化。与二进制经典比特不同，量子比特可以具有零或一的值或者两者的叠加。量子比特可在基态(或向量)中测量，并且传统的狄拉克(Dirac)符号用于表示零和一的量子态值，例如|1〉和|0〉。例如，在物理量子比特上，这可以通过将值零“0”分配给水平光子偏振和将值一“1”分配给垂直光子偏振来实现。“纯”量子比特状态是这两个状态的线性叠加，可表示为两者的组合a|0〉+b|1>。量子计算利用与量子比特相关联的特性。然而，当利用量子比特在量子计算机上执行计算时，需要有一种方法来解释量子计算中的错误。

发明内容

根据本发明的实施例，提供了一种用于量子纠错的电路。该电路包括被配置为目标量子比特的代码量子比特，并且代码量子比特具有第一退相时间和第一非谐性。该电路包括被配置为控制量子比特的校验量子比特，并且校验量子比特具有第二退相时间和第二非谐性。目标量子比特和控制量子比特被配置为形成一个或多个受控非(CNOT)门，其中，第一退相时间大于第二退相时间，第二非谐性大于第一非谐性。

根据本发明的实施例，提供了一种配置用于量子纠错的电路的方法。该方法包括将代码量子比特配置为目标量子比特，其中，代码量子比特具有第一退相时间和第一非谐性。该方法包括将校验量子比特配置为控制量子比特，其中，校验量子比特具有第二退相时间和第二非谐性。目标量子比特和控制量子比特被配置为形成一个或多个受控非(CNOT)门，其中，第一退相时间大于第二退相时间，第二非谐性大于第一非谐性。

根据本发明的实施例，提供了一种量子纠错电路。该电路包括校验量子比特和代码量子比特，每个代码量子比特耦合到校验量子比特以形成受控非(CNOT)门。每个代码量子比特是目标量子比特，并且校验量子比特是控制量子比特，其中，测量校验量子比特以获得奇偶校验。

根据本发明的实施例，提供了一种配置量子纠错电路的方法。该方法包括提供校验量子比特以及提供代码量子比特，每个代码量子比特耦合到校验量子比特以形成受控非(CNOT)门。每个代码量子比特是目标量子比特，并且校验量子比特是控制量子比特，其中，测量校验量子比特以获得奇偶校验。

根据本发明的实施例，提供了一种用于量子纠错的晶格排列。该晶格排列包括多行代码量子比特和布置在多行代码量子比特之间的多行校验量子比特。校验量子比特中的一个校验量子比特被配置为在受控非(CNOT)门中控制代码量子比特中的四个代码量子比特。

附图说明

图1是根据本发明实施例的采用旋转表层代码的逻辑单位晶格的示例。

图2是执行本发明的Z奇偶校验实施例的电路。

图3是执行本发明的X奇偶校验实施例的电路。