[发明专利]用于初始化电阻式存储装置的技术有效
| 申请号： | 201780058313.4 | 申请日： | 2017-08-22 |
| 公开（公告）号： | CN110088836B | 公开（公告）日： | 2023-06-02 |
| 发明（设计）人： | 吕志超;布伦特·豪克内斯;盖理·布朗纳 | 申请（专利权）人： | 合肥睿科微电子有限公司 |
| 主分类号： | G11C11/4072 | 分类号： | G11C11/4072;G11C11/21;G11C13/00 |
| 代理公司： | 上海思微知识产权代理事务所(普通合伙) 31237 | 代理人： | 曹廷廷 |
| 地址： | 230088 安徽省合*** | 国省代码： | 安徽;34 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本文中的实施方式描述了初始化电阻式存储装置(例如，非易失性和易失性存储装置)的技术。在一种方法中，在存储单元的变阻材料上施加第一电压以形成初始细丝，并且执行多个循环以调节所述初始细丝。所述多个循环中的每一个可包括：在所述变阻材料上施加具有第一极性的第二电压，以及在所述变阻材料上施加具有第二极性的第三电压。 | ||
| 搜索关键词： | 用于 初始化 电阻 存储 装置 技术 | ||
【主权项】：
1.一种用于初始化电阻式存储装置的方法，其特征在于，所述方法包括：在一存储单元的一变阻材料上施加第一电压以形成一初始细丝；以及执行多个循环以调节所述初始细丝，其中所述多个循环中的每一个包括：在所述变阻材料上施加具有第一极性的第二电压；以及在所述变阻材料上施加具有第二极性的第三电压。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于合肥睿科微电子有限公司，未经合肥睿科微电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201780058313.4/，转载请声明来源钻瓜专利网。
- 上一篇：使用相似性测度的盲源分离
- 下一篇：存储装置和控制方法
- 同类专利
- 眼图中心的确定方法及装置、电子设备、存储介质-202310561904.0
- 易雨农;柳阳 - 牛芯半导体（深圳）有限公司
- 2023-05-18 - 2023-08-08 - G11C11/4072
- 本申请公开了一种眼图中心的确定方法及装置、电子设备、存储介质，该方法包括：获取当前时刻之前相邻的基准眼图；其中，基准眼图是经过DQS‑DQ相位校准后所得到的；基于基准眼图确定基准眼图的右边界对应的校准点；从校准点开始对写DQS‑DQ相位进行校准，得到当前时刻对应的目标眼图；基于目标眼图与基准眼图之间的偏移关系，确定目标眼图的中心。本申请通过将基准眼图的右边界作为校准点开始对写DQS‑DQ相位进行校准，能够大幅度减少校准的时长。
- 一种存储器的初始化系统、方法、电子设备及存储介质-202310456594.6
- 李志;刘刚 - 山东云海国创云计算装备产业创新中心有限公司
- 2023-04-21 - 2023-07-11 - G11C11/4072
- 本发明涉及存储技术领域，具体公开了一种存储器的初始化系统、方法、电子设备及存储介质，系统具体包括：芯片和主机，所述芯片与所述主机通过总线接口连接，所述芯片包括存储器和视频图形阵列模块，所述存储器的初始化程序存储于外部存储介质；所述芯片配置为响应于所述初始化程序出错或所述外部存储介质损坏而接收所述主机发来的所述初始化请求，并基于所述初始化请求对所述存储器的配置状态寄存器进行配置以及申请所述存储器的存储空间作为显存。通过本发明的方案，在存储于外部存储介质的存储器初始化程序出错或外部存储介质损坏导致存储器无法初始化时，重新实现了对存储器的初始化。
- 用于初始化电阻式存储装置的技术-201780058313.4
- 吕志超;布伦特·豪克内斯;盖理·布朗纳 - 合肥睿科微电子有限公司
- 2017-08-22 - 2023-06-02 - G11C11/4072
- 本文中的实施方式描述了初始化电阻式存储装置(例如，非易失性和易失性存储装置)的技术。在一种方法中，在存储单元的变阻材料上施加第一电压以形成初始细丝，并且执行多个循环以调节所述初始细丝。所述多个循环中的每一个可包括：在所述变阻材料上施加具有第一极性的第二电压，以及在所述变阻材料上施加具有第二极性的第三电压。
- 采样控制电路、方法和存储器-202310102047.8
- 黄泽群 - 睿力集成电路有限公司
- 2023-02-13 - 2023-03-10 - G11C11/4072
- 本公开实施例提供了一种采样控制电路、方法和存储器，该电路包括：第一输入模块，用于根据时钟信号对第一输入信号进行采样处理，得到第一采样信号；第二输入模块，用于在第一使能控制信号处于无效状态时，根据时钟信号和第一使能控制信号对第二输入信号进行采样处理，得到第二采样信号；译码模块，用于根据片选采样信号对第一采样信号和第二采样信号进行译码处理，得到下电进入命令和下电退出命令；控制模块，用于根据下电进入命令和下电退出命令生成第一使能控制信号；其中，在第一使能控制信号处于有效状态时，使第二输入模块在下电期间处于非工作状态。这样，该电路能够节省电路功耗，同时还能够避免出现信号不稳定和采样冲突的现象。
- 基于电荷转移的存算一体单元以及存算一体结构-202110459655.5
- 张和;康旺;赵巍胜 - 北京航空航天大学
- 2021-04-27 - 2022-11-22 - G11C11/4072
- 本发明提供一种基于电荷转移的存算一体单元以及存算一体结构，包括：数据存储电路、连接该数据存储电路的放电控制电路、连接该数据存储电路的精度保护电路、连接该精度保护电路的电荷存储电路以及连接该放电控制电路的输入开关控制电路；该数据存储电路用于存储数据，该放电控制电路用于将该数据存储电路内存储的数据表达出来，决定是否能通过电流；该电荷存储电路将流入的电荷存储，输入开关控制电路根据外部输入信号决定是否将电荷输出到放电位线上，精度保护结构用于消除寄生电荷造成的精度误差，采用电荷转移的方式，而不是电荷均衡。既没有直流分量，又能满足通过脉冲个数反复输出计算结果。
- 一种存储器的阻抗匹配电路-202210638530.3
- 冷亚南;杨光杰;胡凯文 - 上海联虹技术有限公司
- 2022-06-08 - 2022-09-02 - G11C11/4072
- 本发明公开了一种存储器的阻抗匹配电路，所述电路包括：阻值匹配模块、阻值实现模块和控制器；所述阻值匹配模块用于将所述控制器的输出线与所述存储器的DQ线连接，以使所述存储器的DQ线的电阻加载在所述控制器的输出线上；所述控制器获取加载在所述存储器的DQ线的最优的电阻阻值，作为匹配阻值；所述控制器根据所述匹配阻值，输出控制信号给所述阻值实现模块，控制所述阻值实现模块与所述存储器的地址线连接的第一电阻，所述阻值实现模块与所述存储器的数据线连接的第二电阻。分别实现存储器的地址线和数据线的阻值匹配，能实现地址线和控制不同阻抗匹配的需求，提升信号完整性，避免数据高速传输的困难和输出数据的失真。
- 半导体存储装置及NAND型快闪存储器的擦洗方法-201910131604.2
- 须藤直昭 - 华邦电子股份有限公司
- 2019-02-22 - 2021-06-04 - G11C11/4072
- 本发明提供一种半导体存储装置及NAND型快闪存储器的擦洗方法，能够一边减低消耗电力一边进行迅速的擦洗。本发明的快闪存储器，在擦洗动作时通过电压检出部来检测出P阱的电压，当电压比阈值小的情况下，判定非选择块的选择晶体管的关闭漏电流较大，并增大施加下一次的擦洗脉冲时的全域字线的电压，当电压在阈值以上的情况下，判定关闭漏电流较小，并维持施加下一次的擦洗脉冲时的全域字线的电压。本发明提供一种半导体存储装置，能够一边减低消耗电力一边迅速地进行抹除。
- 一种DIMM的数据初始化方法、装置、系统及设备-202011342493.9
- 曾峰;洪佳华;陆申杰 - 海光信息技术股份有限公司
- 2020-11-25 - 2021-03-09 - G11C11/4072
- 本发明的实施例公开了一种DIMM的数据初始化方法，应用于MC，DIMM包括待初始化的多个Rank，该多个Rank划分为至少一个Rank组，每个Rank组包括至少两个Rank，包括：向该多个Rank的模式寄存器发送MRW命令；针对该多个Rank的相同一行，向该多个Rank的该相同一行发送ACT命令，以激活该多个Rank的该相同一行；分别针对每个Rank组，以及该Rank组包括的Rank的每个指定列，同时向该Rank组包括的各Rank的该指定列，发送WRP命令；向该多个Rank的该相同一行发送关闭PRE命令。采用本方案，减少了计算机内存的数据初始化的时间，进而提高了开机速度。
- DRAM的初始化方法及装置-201510853758.4
- 卢浩;戴清海;李志雄;邓恩华;吴方 - 深圳市江波龙电子股份有限公司
- 2015-11-30 - 2019-08-13 - G11C11/4072
- 本发明适用于计算机技术领域，提供了DRAM的初始化方法及装置，包括：将DRAM的地址空间划分为N个块，所述N为大于1的整数；根据所述划分的结果，对所述DRAM进行坏块扫描，将扫描结果记录在预设的数据表中；根据所述数据表的记录对所述DRAM进行地址重映射，包括：将地址连续的非坏块组合成块区域，并获取所述块区域的首地址及容量大小；根据所述划分的结果，修改操作系统内核的配置文件，以对内核接收参数的空间进行扩大；将所述块区域的首地址及容量大小传递到内核，以完成所述DRAM的初始化。本发明对DRAM的地址空间进行重新映射，使得操作系统能够在存在坏块的DRAM上也得到正常运行，有效地提高了存储资源利用率。
- 一种自动初始化板载DDR颗粒的方法-201711001052.0
- 张连聘;卞西晗;刘强 - 济南浪潮高新科技投资发展有限公司
- 2017-10-24 - 2018-02-02 - G11C11/4072
- 本发明公开了一种自动初始化板载DDR颗粒的方法，其特征在于，所述方法通过计算出合理的DDR初始化参数，包括DDR Controller和DDR颗粒侧的参数，在计算出合理的初始化参数之后，根据JEDEC中关于SPD的格式规范要求转换成标准的SPD Image。本发明方法可以根据板载DDR颗粒的Layout结构自动初始化DDR Controller和DDR颗粒，可以根据大量的试错得出一组最合理的参数，以使DDR内存工作在最合理、最高效的状态。得出合理参数后，可以自动生成标准的SPD，便于板级生产的量化和内存颗粒的升级。
- DRAM安全擦除-201180074304.7
- 迈克尔·C·派瑞斯 - 泰塞拉公司
- 2011-11-09 - 2014-09-03 - G11C11/4072
- 一种存储器，包括具有存储器单元(101)、联接至存储器单元的字线(WL(0)，WL(1)，WL(2)，WL(3))和位线(BL(0)，/BL(0)，BL(1)，/BL(1))的DRAM阵列(100)以及读出放大器(110)。存储器可用于执行方法，其中DRAM阵列(100)的字线设置为激活状态。当字线被激活时，根据联接至字线的存储器单元和各个位线之间的电荷的流动在各个位线上产生信号。连接至各个位线的读出放大器可以保持退激活以使读出放大器不将信号放大至可存储信号电平。然后，当字线再次被设为退激活状态时，不足的电荷保持在联接至字线的存储器单元中以便擦除存储在联接至字线的存储器单元中的电荷。可以使用DRAM阵列的全部或所选范围的每个其余的字线重复这些步骤以擦除存储在整个DRAM阵列或所选范围内的数据。
- SD卡清除忙状态的方法及清除忙状态电路-200910202007.0
- 张晓成 - 上海华虹集成电路有限责任公司
- 2009-12-21 - 2011-06-22 - G11C11/4072
- 本发明公开了一种SD卡清除忙状态的方法，设置一个忙状态控制寄存器，该寄存器位宽为1位，独占一个地址；软件根据自身状态对该忙状态控制寄存器进行清零操作，清零前所述忙状态控制该寄存器的值可以为零；由硬件实现的清除忙状态电路通过清除忙状态操作检测电路识别出软件的清除忙状态操作，并通过一个寄存器记录该操作。本发明还公开了一种用于所述方法的清除忙状态电路。本发明能使软件可以在中断服务程序和主程序中根据自身情况在任何时间点均可执行清除忙状态操作，包括预清除操作，软件的清除忙状态操作由硬件记录、判断和实现；便于软件灵活、快速地实现清除忙状态功能，缩短总线上忙状态的时间，提高SD卡的通讯速度。
- 存储器操作方法-200810095822.7
- 张全仁 - 南亚科技股份有限公司
- 2008-04-28 - 2009-11-04 - G11C11/4072
- 本发明提供一种存储器操作方法。当存储器处于重置模式时，强迫存储器的主要数据线(MDQ)与区域数据线(LDQ)为逻辑高电位。选择存储器的栏位选择线(CSL)与字线，以打开存储器的存储单元。将主要数据线与区域数据线的逻辑高电位写入至被打开的存储单元，以重置被打开的存储单元。
- 一种电阻随机存储器的复位操作方法-200710045649.5
- 林殷茵;尹明;丁益青;唐立 - 复旦大学
- 2007-09-06 - 2008-02-06 - G11C11/4072
- 本发明属微电子技术领域，具体涉及一种电阻随机存储器不挥发存储器的复位操作方法。本发明设计了一种脉冲幅度以步进式增长的复位编程方式，可以大大提高电阻存储单元的反复擦写次数，延长其使用寿命。
- 用于半导体存储器设备的激活周期控制电路及方法-200710005601.1
- 李相权 - 海力士半导体有限公司
- 2007-02-08 - 2007-08-15 - G11C11/4072
- 一种激活周期控制电路，包括：刷新激活控制信号产生单元，其在与刷新请求信号相同的周期、以比刷新请求信号早的时序产生刷新激活控制信号；刷新等待信号输出单元，其根据刷新激活信号和刷新请求信号来输出刷新等待信号；以及激活控制单元，其根据读取指令来输出用于执行读取周期的行激活信号，并且根据读取周期内的刷新激活控制信号以及刷新等待信号来输出刷新激活信号。
- 一种随机存储器的访问方法及装置-200610162193.6
- 张怡浩 - 北京中星微电子有限公司
- 2006-12-07 - 2007-05-30 - G11C11/4072
- 本发明公开了一种随机存储器的访问方法，包括：预先设置次数值N，记录对随机存储器访问的地址，根据所记录的地址，判断本次和前N次的访问是否为同一行，如果是，则确定下次访问为同一行，本次访问结束后不进行预充电操作，并结束；否则，确定下次访问为不同行，本次访问结束后对随机存储器进行预充电操作。此外，本发明还公开了一种随机存储器的访问装置，包括：访问决策单元和访问控制单元。本发明所提供的方法及装置实现简单，且可以有效提高访问效率。
- 半导体存储器件-200610141228.8
- 河成周;赵浩烨 - 海力士半导体有限公司
- 2006-09-28 - 2007-04-04 - G11C11/4072
- 一种半导体存储器件，包括：存储块，包括多个单元块；第一组局部输入/输出线，用于按照第一数据输出模式传送在第一组单元块上存储的数据；第二组局部输入/输出线，用于按照第一数据输出模式和第二数据输出模式传送在第二组单元块上存储的数据；第一预充电单元，用于预充电第一组局部输入/输出线；第二预充电单元，用于预充电第二组局部输入/输出线；预充电信号产生器，用于预充电用于第一数据输出模式的第一和第二组单元块和用于第二数据输出模式的第二组单元块。
- 半导体存储装置及其驱动方法-200610141205.7
- 郑镇一;都昌镐 - 海力士半导体有限公司
- 2006-09-28 - 2007-04-04 - G11C11/4072
- 本发明提供一种半导体存储装置及驱动方法，用于在源电压的稳定状态而无额外重设引脚的状况下初始化该半导体存储装置内的内部逻辑电路。该半导体存储装置包括：供电信号产生单元，其用于产生供电信号；内部重设信号产生单元，其用于在测试模式期间响应于自任意外部引脚输入的垫信号(pad signal)而产生内部重设信号；内部逻辑初始化信号产生单元，其用于基于该供电信号及该内部重设信号而产生内部逻辑初始化信号；及内部逻辑单元，其响应于该内部逻辑初始化信号而予以初始化。
- 包含复位控制电路的半导体存储装置-200610141499.3
- 都昌镐;金容琪 - 海力士半导体有限公司
- 2006-09-29 - 2007-04-04 - G11C11/4072
- 一种用于系统中的半导体存储装置包含：复位信号发生器，用于响应于该系统的复位操作的开始定时及终止定时，分别产生复位进入信号及复位退出信号；及复位控制器，用于响应于该复位进入信号而执行预充电操作，且响应于该复位退出信号而执行刷新操作。
- 数据传送操作完成检测电路和包含其的半导体存储器件-200610138955.9
- 藤泽宏树 - 尔必达存储器株式会社
- 2006-09-20 - 2007-03-28 - G11C11/4072
- 一种数据传送操作完成检测电路，包括：第一计数器，用于响应产生读启动信号，执行移位操作；以及第二计数器，用于响应产生短脉冲串完成信号，执行移位操作；以及SR锁存电路，用于响应在第一计数器的计数值与第二计数器的计数值相匹配时产生的短脉冲串完成信号，产生读使能信号。根据读启动信号接收历史，检测到完成了读操作或者另一个数据传送操作；因此，即使在执行读操作等的处理过程中，收到新读命令，也可以检测到在给定时间是否完成了所有读操作。
- 专利分类
