[发明专利]存储器复制指令、处理器、方法和系统有效
申请号: | 201780021154.0 | 申请日: | 2017-03-03 |
公开(公告)号: | CN108885551B | 公开(公告)日: | 2023-06-06 |
发明(设计)人: | M·米谢利 | 申请(专利权)人: | 英特尔公司 |
主分类号: | G06F9/30 | 分类号: | G06F9/30;G06F9/48 |
代理公司: | 上海专利商标事务所有限公司 31100 | 代理人: | 黄嵩泉;张欣 |
地址: | 美国加利*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 一种处理器,包括:解码单元,用于解码存储器复制指令,该存储器复制指令指示源存储器操作数的开始、目的地存储器操作数的开始、以及要从源存储器操作数复制到目的地存储器操作数的初始数据量。执行单元用于响应于存储器复制指令,在中断之前将数据的第一部分从源存储器操作数复制到目的地存储器操作数。当源存储器操作数与目的地存储器操作数重叠时,将使用降序复制方向。响应于中断,当使用降序复制方向时,执行单元用于存储要复制的剩余数据量,但不用于指示源存储器操作数的不同的开始,并且不用于指示目的地存储器操作数的不同的开始。 | ||
搜索关键词: | 存储器 复制 指令 处理器 方法 系统 | ||
【主权项】:
1.一种处理器,包括:解码单元,用于解码存储器复制指令,所述存储器复制指令用于指示源存储器操作数的开始、用于指示目的地存储器操作数的开始、并且用于指示架构上可见的存储位置,所述架构上可见的存储位置用于存储要从所述源存储器操作数复制到所述目的地存储器操作数的初始数据量;以及执行单元,与所述解码单元耦合,所述执行单元用于响应于所述存储器复制指令:在中断之前将数据的第一部分从所述源存储器操作数复制到所述目的地存储器操作数,其中,数据的所述第一部分将以降序复制方向复制;以及响应于所述中断,并且当数据的所述第一部分将以降序复制方向复制时,将要复制的剩余数据量存储在所述架构上可见的存储位置中,但不用于指示所述源存储器操作数的不同的开始、并且不用于指示所述目的地存储器操作数的不同的开始,其中,所述剩余数据量用于表示所述初始数据量减去数据的所述第一部分。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于英特尔公司,未经英特尔公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201780021154.0/,转载请声明来源钻瓜专利网。
- 上一篇:复数乘法指令
- 下一篇:用于向后兼容性的欺骗CPUID