[实用新型]谐波信号发生器有效
| 申请号： | 201721148601.2 | 申请日： | 2017-09-08 |
| 公开（公告）号： | CN207150566U | 公开（公告）日： | 2018-03-27 |
| 发明（设计）人： | 叶孝佑;张建飞 | 申请（专利权）人： | 微微一百检测技术（北京）有限公司 |
| 主分类号： | H03L7/181 | 分类号： | H03L7/181 |
| 代理公司： | 北京林达刘知识产权代理事务所(普通合伙)11277 | 代理人： | 刘新宇 |
| 地址： | 100070 北京市丰台区汽车博物*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本实用新型涉及一种谐波信号发生器。谐波信号发生器包括控制设备、处理器、译码器和多个波形合成器。控制设备响应于用户的输入操作向处理器发送谐波信号发生指令。处理器根据谐波信号发生指令确定用于生成谐波信号的第一数据，并向译码器发送第一数据和时钟信号。译码器对第一数据进行译码处理，生成第二数据和片选信号，并分别向多个波形合成器发送第二数据和片选信号。多个波形合成器片选信号为选中状态的情况下，根据第二数据和时钟信号生成并输出谐波信号。本实用新型的谐波信号发生器能够输出多路幅度、频率和相位可调节的谐波信号，具有较高的精确度和灵活的输出方式。 | ||
| 搜索关键词： | 谐波 信号发生器 | ||
【主权项】：
一种谐波信号发生器，其特征在于，包括：控制设备，与处理器连接，响应于用户的输入操作向所述处理器发送谐波信号发生指令；处理器，与译码器连接，根据所述谐波信号发生指令确定用于生成所述谐波信号的第一数据，并向所述译码器发送所述第一数据和时钟信号；译码器，与多个波形合成器连接，接收所述处理器发送的所述第一数据，对所述第一数据进行译码处理，生成第二数据和片选信号，并分别向所述多个波形合成器发送所述第二数据和所述片选信号；多个波形合成器，分别接收所述译码器发送的所述第二数据和所述片选信号以及所述处理器发送的所述时钟信号，在所述片选信号为选中状态的情况下，根据所述第二数据和所述时钟信号生成并输出所述谐波信号。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于微微一百检测技术（北京）有限公司，未经微微一百检测技术（北京）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201721148601.2/，转载请声明来源钻瓜专利网。
- 同类专利
- 用于减小电压噪声的时钟吞除设备-201580030169.4
- R·M·库茨;D·R·帕尔 - 高通股份有限公司
- 2015-05-18 - 2019-04-26 - H03L7/181
- 本文描述了用于通过选择性地吞除时钟信号中的脉冲来控制时钟信号的频率的系统和方法。在一个实施例中，一种用于调整时钟信号的频率的方法包括接收时钟信号，以及根据重复式时钟吞除码型来吞除时钟信号中的脉冲，其中该码型由数字序列定义。
- 谐波信号发生器-201721148601.2
- 叶孝佑;张建飞 - 微微一百检测技术（北京）有限公司
- 2017-09-08 - 2018-03-27 - H03L7/181
- 本实用新型涉及一种谐波信号发生器。谐波信号发生器包括控制设备、处理器、译码器和多个波形合成器。控制设备响应于用户的输入操作向处理器发送谐波信号发生指令。处理器根据谐波信号发生指令确定用于生成谐波信号的第一数据，并向译码器发送第一数据和时钟信号。译码器对第一数据进行译码处理，生成第二数据和片选信号，并分别向多个波形合成器发送第二数据和片选信号。多个波形合成器片选信号为选中状态的情况下，根据第二数据和时钟信号生成并输出谐波信号。本实用新型的谐波信号发生器能够输出多路幅度、频率和相位可调节的谐波信号，具有较高的精确度和灵活的输出方式。
- 数字双链延迟锁相环-201410043906.1
- 张昊;杨宗仁 - 中国科学院计算技术研究所
- 2014-01-29 - 2017-04-12 - H03L7/181
- 本发明公开了一种数字双链延迟锁相环，该数字双链延迟锁相环包括延迟单元余数链、鉴相器、锁定控制单元以及两条延迟链，其中，两条延迟链包括由多个延迟单元组成的延迟链和多级补偿延迟单元组成的补偿链，延迟单元包括交错颠倒设置的粗调链延迟单元和细调链延迟单元；参考时钟先后经过粗调链延迟单元和细调链延迟单元，粗调链延迟单元输入，细调链延迟单元输出，同时，参考时钟经过补偿链的多级补偿延迟单元，由鉴相器将补偿链输出时钟与参考时钟进行比较，输出鉴相结果，根据该鉴相结果由锁定控制单元调整输出时钟，如果输出时钟领先于参考时钟，则延迟时间被增加，输出时钟被推后，反之亦然，直到鉴相器鉴定两个时钟信号同步，系统锁定。
- 一种实时检测差分时钟频率正确性的方法-201510888364.2
- 杨可;李键;冯晓东;刘军伟;刘陈 - 中国航空工业集团公司西安航空计算技术研究所
- 2015-12-07 - 2016-03-09 - H03L7/181
- 本发明属于计算机硬件技术，涉及差分时钟频率检测。本发明提出一种实时检测差分时钟频率正确性的方法，本发明通过分析现有时钟检测方法无法实时检测差分时钟的问题，设计差分时钟实时检测电路，该检测电路由时钟检测电路和检测结果输出电路组成，通过计数器计数的方式比较差分时钟与低速工作时钟计时是否一致，将结果通过软硬件方式进行告警输出。本发明可以实时检测差分时钟频率，在差分时钟频率异常时进行告警；本发明解决了差分时钟实时检测的问题，不需要差分示波器，无需测量硬件管脚，不增加外部电路，检测效率高，可以实时检测差分时钟频率并对时钟异常进行告警。
- 内部振荡器到外部频率参考的自动同步-200980107364.7
- 约瑟夫·艾伦·汤姆森 - 密克罗奇普技术公司
- 2009-06-15 - 2011-06-08 - H03L7/181
- 通过以下步骤使内部集成电路时钟振荡器自动同步到外部频率参考：对所述内部时钟振荡器的发生于较低频率外部频率参考的周期内的周期的数目进行计数(下文称“计数”)，接着将所述计数与参考计数进行比较。当所述参考计数大于所述计数时，增加所述内部时钟振荡器的频率。当所述参考计数小于所述计数时，减小所述内部时钟振荡器的所述频率。当所述参考计数与所述计数大致相同时，不改变所述内部时钟振荡器的所述频率。
- 专利分类
