[实用新型]数据采集电路以及数据采集单元

摘要

本实用新型公开了一种数据采集系统电路以及数据采集单元，所述数据采集电路包括一数据采集芯片U1、若干电容及电阻，所述数据采集芯片U1具有24个引脚，其SCLK引脚与数据采集系统的控制芯片U2的P1_20引脚连接，所述数据采集芯片U1的MCLK IN引脚通过一电容C1接地，该MCLK IN引脚与所述电容C1的节点与晶振Y1的第一端连接，所述数据采集芯片U1的MCLK OUT引脚通过一电容C2接地，所述数据采集芯片U1的MCLK OUT引脚与所述电容C2的节点与所述晶振Y1的第二端连接，所述数据采集芯片U1的POL引脚接地，所述数据采集芯片U1的/SYNC引脚通过一电容C3接地，并且与该电容C3的节点还接+3.3V电源，所述数据采集芯片U1的/RESET与所述控制芯片U2的RESET引脚连接。

主权项

一种数据采集电路，包括一数据采集芯片U1、若干电容及电阻，其特征在于：所述数据采集芯片U1具有24个引脚，其SCLK引脚与数据采集系统的控制芯片U2的P1_20引脚连接，所述数据采集芯片U1的MCLK IN引脚通过一电容C1接地，该MCLK IN引脚与所述电容C1的节点与晶振Y1的第一端连接，所述数据采集芯片U1的MCLK OUT引脚通过一电容C2接地，所述数据采集芯片U1的MCLK OUT引脚与所述电容C2的节点与所述晶振Y1的第二端连接，所述数据采集芯片U1的POL引脚接地，所述数据采集芯片U1的/SYNC引脚通过一电容C3接地，并且与该电容C3的节点还接+3.3V电源，所述数据采集芯片U1的/RESET与所述控制芯片U2的RESET引脚连接，所述数据采集芯片U1的AIN1引脚和AIN2引脚分别与一电容C42的两端连接，所述电容C42与所述AIN1引脚之间的节点通过一电阻R13与一多通变换芯片U3的COMA引脚连接，所述电阻R13与所述电容C42之间的节点还通过一电容C43接地，所述电容C42与所述AIN2引脚之间的节点通过一电阻R12与所述数据采集系统的所述多通变换芯片U3的COMB引脚连接，还依次通过所述电阻R12及一接口P4与所述数据采集芯片U1的REF IN(+)引脚连接，所述电阻R12与所述电容C42之间的节点还通过一电容C41接地；所述数据采集芯片U1的AIN3引脚和AIN4引脚分别与一电容C36的两端连接，所述电容C36与所述AIN3引脚之间的节点依次通过一电阻R15以及一第一接口与所述控制芯片U2连接，所述电阻R15与所述电容C36之间的节点还通过一电容C37接地，所述电容C36与所述AIN2引脚之间的节点依次通过一电阻R14以及一第二接口与所述控制芯片U2连接，还依次通过所述电阻R14和一接口P2与所述数据采集芯片U1的REF IN(+)引脚连接，所述电阻R14与所述电容C36之间的节点还通过一电容C35接地；所述数据采集芯片U1的AIN5引脚和AIN6引脚分别与一电容C39的两端连接，所述电容C39与所述AIN5引脚之间的节点依次通过一电阻R17以及一第三接口与所述控制芯片U2连接，所述电阻R17与所述电容C39之间的节点还通过一电容C40接地，所述电容C39与所述AIN2引脚之间的节点依次通过一电阻R16及一第四接口与所述控制芯片U2连接，还依次通过所述电阻R16与一接口P2与所述数据采集芯片U1的REF IN(+)引脚连接，所述电阻R16与所述电容C39之间的节点还通过一电容C38接地；所述数据采集芯片U1的/STANDBY引脚与所述控制芯片U2的P2_14引脚连接，所述数据采集芯片U1的AVDD通过一电容C14接地，所述数据采集芯片U1的DGND接地，所述数据采集芯片U1的DVDD与+3.3V电源连接，所述数据采集芯片U1的DIN引脚与所述控制芯片U2的P1_24引脚连接，所述数据采集芯片U1的DOUT引脚与所述控制芯片U2的P1_23引脚连接，所述数据采集芯片U1的/DRDY引脚与所述控制芯片U2的P0_14引脚连接，所述数据采集芯片U1的/CS引脚与所述控制芯片U2的P1_21引脚连接，所述数据采集芯片U1的AGND引脚 接地，所述数据采集芯片U1的REF IN(+)与一可调电阻VR2的滑动端连接，所述可调电阻VR2的第二端接地，第一端与一基准电压源芯片U5的+V引脚连接，所述可调电阻VR2的第一端还通过一电阻R28接+5V电源，所述基准电压源芯片U5的‑V引脚接地，所述基准电压源芯片U5的其他引脚空置。