[发明专利]基于USB3.0的实时数据采集传输装置在审
申请号: | 201710976747.4 | 申请日: | 2017-10-19 |
公开(公告)号: | CN107908587A | 公开(公告)日: | 2018-04-13 |
发明(设计)人: | 邢波涛;李锵;关欣 | 申请(专利权)人: | 天津大学 |
主分类号: | G06F13/42 | 分类号: | G06F13/42;G06F13/20 |
代理公司: | 天津市北洋有限责任专利代理事务所12201 | 代理人: | 刘国威 |
地址: | 300072*** | 国省代码: | 天津;12 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明涉及大数据信息传输技术领域,为对采集到的数据能够做到实时高效且稳定的usb传输,其数据包模式的传输对于军事、雷达、遥感等数据传输系统具有现实的应用价值。为此,本发明,基于USB3.0的实时数据采集传输装置,由依次相连的模拟信号采样AD(Analog Dialogue)设备、USB芯片、现场可编程门阵列FPGA(Field-Programmable Gate Array)、上位计算机构成,USB芯片和FPGA相连接;FPGA通过MicroB接口连接上位计算机的usb接口。本发明主要应用于大数据信息usb传输场合。 | ||
搜索关键词: | 基于 usb3 实时 数据 采集 传输 装置 | ||
【主权项】:
一种基于USB3.0的实时数据采集传输装置,其特征是,由依次相连的模拟信号采样AD(Analog Dialogue)设备、USB芯片、现场可编程门阵列FPGA(Field-Programmable Gate Array)、上位计算机构成,USB芯片和FPGA的具体连接方式是,USB芯片的SLCS、SLOE、SLRD、SLWR、PKTEND、FLAGA和FLAGB管脚分别与FPGA相连,SLOE为SLAVE FIFO的输出使能引脚;SLRD为其读使能引脚;SLWR为其写使能引脚;PKTEND引脚能够强制发送USB3.0缓存中的数据包,而不用管此时的数据包长度是否已经达到了端点设置的要求;FLAGA和FLAGB可反映当前线程FIFO的‘满’或‘空’的状态,以便程序可以读取此标志位,从而更好地进行数据的读操作和数据的写操作,在USB芯片和FPGA之间还配置有8位、16位或者32位宽度的数据总线、两位地址信号线,SLCS为片选信号输入管脚;FPGA通过MicroB接口连接上位计算机的usb接口。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于天津大学,未经天津大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201710976747.4/,转载请声明来源钻瓜专利网。
- 数据显示系统、数据中继设备、数据中继方法、数据系统、接收设备和数据读取方法
- 数据记录方法、数据记录装置、数据记录媒体、数据重播方法和数据重播装置
- 数据发送方法、数据发送系统、数据发送装置以及数据结构
- 数据显示系统、数据中继设备、数据中继方法及数据系统
- 数据嵌入装置、数据嵌入方法、数据提取装置及数据提取方法
- 数据管理装置、数据编辑装置、数据阅览装置、数据管理方法、数据编辑方法以及数据阅览方法
- 数据发送和数据接收设备、数据发送和数据接收方法
- 数据发送装置、数据接收装置、数据收发系统、数据发送方法、数据接收方法和数据收发方法
- 数据发送方法、数据再现方法、数据发送装置及数据再现装置
- 数据发送方法、数据再现方法、数据发送装置及数据再现装置