[发明专利]基于USB3.0的实时数据采集传输装置

权利要求书

1.一种基于USB3.0的实时数据采集传输装置，其特征是，由依次相连的模拟信号采样AD(Analog Dialogue)设备、USB芯片、现场可编程门阵列FPGA(Field－Programmable Gate Array)、上位计算机构成，USB芯片和FPGA的具体连接方式是，USB芯片的SLCS、SLOE、SLRD、SLWR、PKTEND、FLAGA和FLAGB管脚分别与FPGA相连，SLOE为SLAVE FIFO的输出使能引脚；SLRD为其读使能引脚；SLWR为其写使能引脚；PKTEND引脚能够强制发送USB3.0缓存中的数据包，而不用管此时的数据包长度是否已经达到了端点设置的要求；FLAGA和FLAGB可反映当前线程FIFO的‘满’或‘空’的状态，以便程序可以读取此标志位，从而更好地进行数据的读操作和数据的写操作，在USB芯片和FPGA之间还配置有8位、16位或者32位宽度的数据总线、两位地址信号线，SLCS为片选信号输入管脚；FPGA通过MicroB接口连接上位计算机的usb接口。

2.如权利要求1所述的基于USB3.0的实时数据采集传输装置，其特征是，USB芯片和FPGA之间采用通用可编程接口GPIFⅡ(General Programmable Interface)接口连接，寄存器IFCONFIG配置USB芯片的从属数据传输SLAVE FIFO模式下的接口时钟；通过相关寄存器EPxFIFOCFG的WORDWIDE位选择配置为8位、16位或者32位宽度的数据总线FD；Addr[1:0]引脚将选择哪一个先进先出数据缓存器FIFO(First In First Out)连接到数据总线FD上，即地址信号Addr[1:0]表示要访问的线程；SLOE为SLAVE FIFO的输出使能引脚；SLRD为其读使能引脚；SLWR为其写使能引脚；PKTEND引脚能够强制发送USB3.0缓存中的数据包，而不用管此时的数据包长度是否已经达到了端点设置的要求；FLAGA和FLAGB可反映当前线程FIFO的‘满’或‘空’的状态，以便程序可以读取此标志位，从而更好地进行数据的读操作和数据的写操作。

3.如权利要求1所述的基于USB3.0的实时数据采集传输装置，其特征是，FPGA与USB芯片的写数据时序控制：

IDLE：当CYUSB3014芯片要接收来自FPGA的AD采样的数据时，即写事件发生时，进入STATE 1；

STATE 1：设定SLAVE FIFO的地址A₀:A₁，同时将SLCS拉低，地址的指针指向FIFO，随后跳进STATE 2；

STATE 2：如果当前FIFO的full信号有效时，即full＝1时，表示当前FIFO已被数据写满，则需要在该状态进行等待，否则进入到STATE 3；

STATE 3：到STATE 3后，CYUSB3014芯片的SLWR信号和外部的读信号使能将有效，数据将写至FIFO，而且FIFO的指针会随着USB3.0的时钟PCLK的上升沿而进行更新，写至一定的数目后，进入到STATE 4；

STATE 4：这一状态如果还想要写入更多的数据，则继续跳回到STATE 2，如果数据传输已经完毕，则回到IDLE状态进行下一次的数据传输。