[发明专利]逐渐缩减大小的可变节点存储器

摘要

本主题技术提供了一种在支持多种码率的同时选择低密度奇偶校验解码操作中节省可变节点存储器的解码解决方案。一种解码器包括多个变量存储器，可变节点存储器中的每一个具有基于与所述可变节点存储器相关联的各个可变节点相对于一系列可变节点中的第一可变节点的位置的预定的存储器容量；码率决定了使用多少个可变节点存储器，以及在每个存储器中所存储的数据的大小。存储器的容量是预定的，使得随着解码器使用的码率和存储器数量的增加或者减少，最大化每个可变节点存储器的存储器容量的利用。

主权项

1.一种解码器，包括：多个可变节点存储器，所述可变节点存储器中的每一个具有基于与所述可变节点存储器相关联的各个可变节点相对于一系列可变节点中的第一可变节点的位置的预定的存储器容量；消息缓冲器，用于存储用于基于校验‑可变节点计算来更新在多个可变节点存储器中所存储的可变节点数据的消息；以及处理器，可操作来：基于与将使用所述校验‑可变节点计算来解码的码字相关联的码率，来确定循环行列式大小和循环行列式数量；基于所确定的循环行列式数量并与所确定的循环行列式数量成正比的，确定将在所述校验‑可变节点计算中使用的所述可变节点存储器的数量；以及将基于所确定的循环行列式大小的一定量的可变节点数据存储在所述数量的可变节点存储器中的每个可变节点存储器中，其中在每个可变节点存储器中所存储的所述可变节点数据的量与所确定的循环行列式数量成反比。