[发明专利]基于随机序列干扰和门电路路径约束的电磁信息隐藏方法

摘要

本发明提出了一种基于随机序列干扰和门电路路径约束的电磁信息隐藏方法，用于解决现有技术中存在的小范围探测电磁信息时密码芯片电磁信息泄露严重的技术问题。实现步骤为：利用分频器对输入时钟分频得到f1，通过随机序列发生器获得随时间变化的伪随机数，利用伪随机数对f1进行分频得到频率随机变化的随机序列f2；利用随机序列f2对密码输出管脚附近的电磁信息进行干扰，使密码输出管脚泄露的电磁信息和随机序列的电磁信息相互混叠，无法分离开来；对密码模块电磁信息进行打散，实现对原本集中电磁信息的分散，在小范围内无法探测到密码模块的电磁信息。本发明可用于抗旁路攻击等领域中增强密码的保密性。

主权项

1.一种基于随机序列干扰和门电路路径约束的电磁信息隐藏方法，其特征在于包括如下步骤：/n(1)获取频率随机的输出序列f2：/n(1a)对FPGA的输入时钟进行分频，得到频率为密码模块触发时钟频率n倍的时钟f1，其中n≥20；/n(1b)利用设定的移位寄存器对任一非线性函数进行运算，得到伪随机数t，移位寄存器所能得到的最大数值是2n；/n(1c)采用与时钟f1相同的频率对伪随机数t进行更新，得到随时间变化的随机数t’；/n(1d)采用随机数t’对时钟f1进行分频，得到频率随机的输出序列f2；/n(2)利用频率随机的输出序列f2对密码输出管脚附近的电磁信息进行干扰：/n将频率随机的输出序列f2作为FPGA输出源，查看芯片密码输出管脚pin的位置，并将频率随机的输出序列f2的输出管脚设定在管脚pin临近的管脚处，使密码输出管脚泄露的电磁信息和频率随机的输出序列f2的电磁信息相互混叠，实现对密码输出管脚pin附近电磁信息的隐藏；/n(3)对密码模块电磁信息进行打散：用户使用FPGA开发软件，对FPGA芯片工作时内部门电路路径进行约束，将原来工作区域中集中进行密码运算的门电路分散到FPGA芯片中的逻辑阵列的边角处，实现对芯片表面原本集中的电磁信息的分散。/n