[发明专利]用于延迟锁相环的单端负反馈电荷泵

摘要

本发明涉及集成电路领域，为能够抑制电流失配问题，提升输出稳定性。本发明采用的技术方案是，用于延迟锁相环的单端负反馈电荷泵，结构是，两个PMOS管M1和M2的源极接电源vdd漏极相连，M2的栅极接地，M1的栅极接最后的输出Vctrl，PMOS管M5、M6的源极接M1漏极，栅极相连，栅极电压Vbias为0.8V，M5和M6的漏极分别接NMOS管M3、M4的漏极，M3和M4的栅极分别输入DN和UP信号，源极相连，并连接到NMOS管M12、M13、M14的栅极，其中M13栅漏相连，M14、M12的漏极分别接M3、M4的漏极。本发明主要应用于集成电路设计制造场合。

主权项

一种用于延迟锁相环的单端负反馈电荷泵，其特征是，结构是，两个PMOS管M1和M2的源极接电源vdd漏极相连，M2的栅极接地，M1的栅极接最后的输出Vctrl，PMOS管M5、M6的源极接M1漏极，栅极相连，栅极电压Vbias为0.8V，M5和M6的漏极分别接NMOS管M3、M4的漏极，M3和M4的栅极分别输入DN和UP信号，源极相连，并连接到NMOS管M12、M13、M14的栅极，其中M13栅漏相连，M14、M12的漏极分别接M3、M4的漏极，M12、M13、M14的源极相连并连接到NMOS管M16、M17的漏极，M17的栅极接电源vdd，M16的栅极接输出端Vctrl，二者的源极接地；PMOS管M7、M8的源极接电源vdd，栅极相连，并和M8的漏极相连，再接NMOS管M3的漏极，NMOS管M15栅漏相连并与M7的漏极相连，M15的源极接地；PMOS管M9、M10源极接电源vdd，栅极相连并与M9的漏极相连，再接M4的漏极，M10的漏极接NMOS管M11的漏极，M11的栅极接M15的栅极，源极接地；M11的漏极通过一个40fF的电容接地；M11的漏极即为输出端，前述的两个PMOS管M5、M6和两个NMOS管M3、M4组成了差分放大器，两个PMOS管的偏置电压是0.8V，当UP信号为高电平时，M4导通，由M9、M10组成的电流镜被激活，M10的电流为输出节点的电容充电，输出电压升高；当DN信号为高电平时，M3导通，由M7、M8、M15、M11组成的电流镜被激活，M11的电流使输出节点的电容放电，输出电压降低。