[发明专利]一种基于FPGA的多板卡阵列并行解密装置及其方法有效
| 申请号： | 201710683975.2 | 申请日： | 2017-08-11 |
| 公开（公告）号： | CN107332654B | 公开（公告）日： | 2020-06-05 |
| 发明（设计）人： | 林伟松 | 申请（专利权）人： | 广州慧睿思通信息科技有限公司 |
| 主分类号： | H04L9/00 | 分类号： | H04L9/00 |
| 代理公司： | 广州市华学知识产权代理有限公司 44245 | 代理人： | 李斌 |
| 地址： | 511442 广东省广州市番禺*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种基于FPGA的多板卡阵列并行解密装置及其方法，该装置采用CPCI的通信架构，包括一张用于对外通讯和对解密卡进行管理调度控制的主控卡、六张以上用于解密快速运算和运算结果上报的解密卡以及一张用于上述解密卡与主控卡完成板卡间高速互联的背板；该并行解密装置中采用ARM处理器负责各板卡内的状态管理和FPGA固件的配置加载，并通过内部的网络通路传输给上位机PC，由上位机根据相关的状态进行控制和调度。该解密装置充分利用FPGA的高速serdes接口提高了数据传输带宽，减少了数据传输时间；各板卡内均带有高速大容量的内存DDR3单元，保证数据的高速存储和访问。 | ||
| 搜索关键词： | 一种 基于 fpga 板卡 阵列 并行 解密 装置 及其 方法 | ||
【主权项】：
一种基于FPGA的多板卡阵列并行解密装置，采用CPCI的通信架构，其特征在于，所述的并行解密装置包括：一张用于对外通讯和对解密卡进行管理调度控制的主控卡、六张以上用于解密快速运算和运算结果上报的解密卡以及一张用于上述解密卡与主控卡完成板卡间高速互联的背板；所述的解密卡均由多个FPGA组成，通过并行解密装置中的背板互联，实现多个FPGA的并行解密处理；所述的并行解密装置中采用ARM处理器负责各板卡内的状态管理和FPGA固件的配置加载，并通过内部的网络通路传输给上位机PC，由上位机根据相关的状态进行控制和调度。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于广州慧睿思通信息科技有限公司，未经广州慧睿思通信息科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710683975.2/，转载请声明来源钻瓜专利网。
- 上一篇：位置信息延迟校正的方法
- 下一篇：一种不经意量子密钥分配的后处理方法
