[发明专利]一种高精度低代价数字正弦波发生装置

摘要

本发明涉及一种高精度低代价数字正弦波发生装置，属于仪器仪表技术领域。该装置包含依次连接的计数重置单元，波形计算生成单元，D/A转换器，低通滤波器；本发明工作流程为S1：计数重置单元和波形计算生成单元根据时钟频率等参数进行初始化；S2：波形计算生成单元在时钟频率的作用下采用N位位宽进行计算，逐点计算出正弦波样值序列；计数重置单元在达到预设计数值时，通过Y1，Y2寄存器更新模块重置Y1寄存器，Y2寄存器中的数值，并重新开始计数；S3：波形计数单元截取高M位结果输出到D/A转换器；D/A转换器将信号转换为模拟信号再经过低通滤波器输出。本发明采用三角函数计算方式得到正弦波，消除了传统DDS结构因ROM容量有限，相位累加器引入的杂散。

主权项

1.一种高精度低代价数字正弦波发生装置，其特征在于：包含依次连接的计数重置单元，波形计算生成单元，D/A转换器，低通滤波器；所述计数重置单元包含Y1，Y2寄存器更新模块；所述波形计算生成单元包含Y1寄存器和Y2寄存器；/n所述数字正弦波发生装置工作流程如下：/nS1：所述计数重置单元根据时钟频率、期望要达到的精度、波形计算生成单元的计算位宽N、输出正弦波位宽M、输出正弦波频率计算出预设计数值；所述波形计算生成单元根据时钟频率、输出正弦波频率及其初始相位、输出正弦波的输出幅度计算出所述Y1寄存器、Y2寄存器的初始值和频率控制参数；/nS2：所述波形计算生成单元在时钟频率的作用下采用N位位宽进行计算，逐点计算出正弦波样值序列；所述计数重置单元在达到所述预设计数值时，通过Y1，Y2寄存器更新模块重置Y1寄存器，Y2寄存器中的数值，并重新开始计数；/nS3：所述波形计算生成单元截取高M位结果输出到所述D/A转换器；所述D/A转换器将信号转换为模拟信号再经过低通滤波器输出；/n所述计数重置单元还包含减法计数器和计数值寄存器，所述减法计数器与所述Y1，Y2更新模块连接，所述减法计数器在时钟频率作用下对所述预设计数值执行减1运算，在计数为0时，产生触发信号，所述触发信号同时触发Y1、Y2寄存器更新模块和所述计数值寄存器，使所述波形计算生成单元的Y1、Y2寄存器重置，所述计数值寄存器将所述预设计数值重新赋值给所述减法计数器，所述减法计数器重新开始执行减1运算；/n所述波形计算生成单元还包含频率控制参数寄存器F和Y3输出寄存器；所述频率控制参数寄存器F用于保存所述频率控制参数；所述Y2寄存器与所述频率控制参数寄存器F经过乘法运算后再与所述Y1寄存器进行减法运算，得出的结果存入所述Y3输出寄存器，所述Y3输出寄存器将结果截取高Mbit输出到D/A转换器，同时所述Y1，Y2寄存器更新模块对所述Y1寄存器和所述Y2寄存器进行Y1＝Y2，Y2＝Y3更新，并且所述减法计数器执行减1运算。/n