[发明专利]一种高精度低代价数字正弦波发生装置

说明书

本发明涉及一种高精度低代价数字正弦波发生装置，属于仪器仪表技术领域。该装置包含依次连接的计数重置单元，波形计算生成单元，D/A转换器，低通滤波器；本发明工作流程为S1：计数重置单元和波形计算生成单元根据时钟频率等参数进行初始化；S2：波形计算生成单元在时钟频率的作用下采用N位位宽进行计算，逐点计算出正弦波样值序列；计数重置单元在达到预设计数值时，通过Y1，Y2寄存器更新模块重置Y1寄存器，Y2寄存器中的数值，并重新开始计数；S3：波形计数单元截取高M位结果输出到D/A转换器；D/A转换器将信号转换为模拟信号再经过低通滤波器输出。本发明采用三角函数计算方式得到正弦波，消除了传统DDS结构因ROM容量有限，相位累加器引入的杂散。

技术领域

本发明属于通信、仪器仪表领域，涉及一种高精度低代价数字正弦波发生装置。

背景技术

频率合成技术起源于20世纪30年代，经历了三代。第一代直接式频率合成，利用一个或多个不同晶体振荡器作为基准信号源，使用相干或者非相干技术，将基准频率进行频率的加减乘除运算而直接产生输出频率；第二代锁相式频率合成器，通过谐波发生器混频和分频等产生大量的谐波或组合频率，然后锁相环把压控振荡器的工作频率锁定在某一谐波或组合频率上；第三代直接数字频率合成(DDS)技术是随着数字信号处理理论和超大规模集成电路VLSI的发展而出现的，通过相位累加的速度控制输出频率，采用了数字采样存储技术，将数字信号经过高速数模转换获得输出频率。现在常用的信号发生器多采用直接数字频率合成(DDS)技术。

数字频率合成(DDS)方式产生正弦波信号的思想是相位的递增对应幅度的不断变化，实际实现通常是在ROM中预先存储n个等间隔归一化的采样数据，通过相位的累加生成地址信息对ROM数据周期性的读出，经过数模转换得到正弦波。

直接数字频率合成主要由时钟频率f_c(标准参考频率源)、相位累加器、波形存储器、D/A转换器、低通滤波器等构成，其核心是相位累加器，由一个N位的加法器和一个N位的相位寄存器级联构成。DDS方案首先依据Nyquist采样定理，按相位旋转的的方式正弦波进行采样、量化、编码，然后形成一个查询表，保存于ROM中。

在时钟f_c作用下，全加器将频率控制字K与上次寄存器累加结果进行相加，相加结果又保存到寄存器中，寄存器中的值不断增大。另一方面，寄存器累加值作为波形存储器的寻址序列，每个周期循环一次，该周期对应系统的输出频率。当频率控制字K取不同值时，全加器累加的相位增量不同，从而正弦波频率发生变化。

通常情况下，波形存储器是由ROM表构成的，其内部存有一个周期或者小于一个周期的正弦波形的幅度值，每寻址一个地址，波形ROM就会读出一个幅度值传给数模转换器，再经过低通滤波器，就得到一个正弦波波形。如果波形存储器的寻址位宽为m，那么对应为2^m个存储单元。每个存储单元的位宽为M，ROM的存储容量为2^mMbits。ROM查找表的地址宽度和存储的数据位宽决定了输出波形的精度，如果要得到高精度的输出波形，则需要一个非常庞大的ROM查找表，这是限制芯片的面积、电路功耗、工作频率的主要瓶颈。为了减小波形存储器ROM的需求，往往对相位累加器输出相位信息进行截断处理，保留高m位作为ROM地址。会使输出波形产生杂散，同时，波形存储器中的波形幅度量化所引起的有限字长效应对DDS的输出信号带入杂散。

国内外对DDS的研究较多，基于DDS的典型结构进行了很多改进其中包括由相位计算到正弦信号转换过程的数据压缩与信号处理，提高正弦信号生成的效率及信噪比等研究，在降低ROM同时挺高正弦波输出精度的同时，复杂度也随之上升，增加了额外开销。

上述的技术存在如下缺陷：

1.相位累加器引入杂散。由于ROM容量的限制，因此用相位累加器的输出中的高位去寻址ROM，从而产生相位截断误差造成杂散。

2.幅度量化误差。ROM的数据位宽有限，这就造成了幅度量化误差。