[发明专利]制造半导体器件的方法在审
申请号: | 201710610070.2 | 申请日: | 2017-07-25 |
公开(公告)号: | CN107665855A | 公开(公告)日: | 2018-02-06 |
发明(设计)人: | 刘禹炅;白宗玟;张相信;金秉熙;V.阮;李来寅;李禹镇;郑恩志;韩奎熙 | 申请(专利权)人: | 三星电子株式会社 |
主分类号: | H01L21/764 | 分类号: | H01L21/764;H01L21/768 |
代理公司: | 北京市柳沈律师事务所11105 | 代理人: | 张波 |
地址: | 韩国*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本公开涉及制造半导体器件的方法。一种制造半导体器件的方法包括在衬底上形成第一绝缘夹层;图案化第一绝缘夹层以形成多个第一开口;在被图案化的第一绝缘夹层中的第一开口内形成牺牲图案;图案化牺牲图案和被图案化的第一绝缘夹层以在牺牲图案和被图案化的第一绝缘夹层中形成多个第二开口;形成多个金属线,金属线在各自的第二开口中;去除牺牲图案的剩余部分中的至少一些以在金属线中的至少一些之间形成空隙;以及在金属线的顶表面、被图案化的第一绝缘夹层的顶表面、以及金属线的和被图案化的第一绝缘夹层的暴露的侧表面上共形地形成衬垫层。 | ||
搜索关键词: | 制造 半导体器件 方法 | ||
【主权项】:
一种制造半导体器件的方法,包括:在衬底上顺序形成第一绝缘夹层和蚀刻停止层;在所述蚀刻停止层上形成包括槽的第二绝缘夹层;在所述槽中形成牺牲层;在所述第二绝缘夹层和所述牺牲层上形成掩模层;在所述掩模层上形成硬掩模层;在所述硬掩模层中形成第一凹陷图案和第二凹陷图案;形成穿透所述第二凹陷图案下面的所述硬掩模层和所述掩模层的孔图案;使用包括所述第一凹陷图案和所述第二凹陷图案以及所述孔图案的所述硬掩模层以及包括所述孔图案的所述掩模层作为蚀刻掩模蚀刻所述第一绝缘夹层、所述第二绝缘夹层和部分所述牺牲层,以形成暴露所述蚀刻停止层的第一沟槽和第二沟槽以及穿透所述第二沟槽下面的所述蚀刻停止层和所述第一绝缘夹层的通路孔;形成所述第一沟槽中的第一金属线、所述第二沟槽中的第二金属线、以及所述通路孔中的导电通路;蚀刻所述牺牲层的剩余部分以形成暴露所述第一金属线的至少一个侧壁、所述第二金属线的至少一个侧壁和所述蚀刻停止层的顶表面的空气间隙沟槽;形成覆盖所述空气间隙沟槽的内表面的衬垫层;以及在所述衬垫层上形成第三绝缘夹层以密封所述空气间隙沟槽的上部。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于三星电子株式会社,未经三星电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201710610070.2/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造