[发明专利]制造半导体器件的方法

说明书

技术领域

本公开的实施方式涉及半导体器件及其制造方法。

背景技术

随着对高性能、高速度和/或多功能半导体器件的需求增加，半导体器件变得更加高度集成。由于此高度集成，其接线线路的宽度和它们之间的间隔变小。随着相邻接线线路之间的间隔减小，寄生电容能在接线线路之间产生。

发明内容

本发明构思的示例实施方式可以提供具有改进的电特性的半导体器件及制造其的方法。

根据本发明构思的一示例实施方式，一种半导体器件可以包括：在衬底之上的第一绝缘夹层；在第一绝缘夹层中的金属线，金属线包括在第一绝缘夹层的第一区域中的多个第一金属线和在第一绝缘夹层的第二区域中的多个第二金属线；在金属线中的第一个与第二个之间的第一空隙以及在第一绝缘夹层与第二金属线中的第一个之间的第二空隙；衬垫层，其覆盖金属线的顶表面和侧壁、以及第一绝缘夹层的与第二空隙相邻的部分的顶表面和侧壁；以及直接接触衬垫层的第二绝缘夹层。

根据本发明构思的一示例实施方式，一种半导体器件可以包括：在衬底上的第一绝缘夹层；在第一绝缘夹层中以第一间隔排列的第一金属线和在第一绝缘夹层中以大于第一间隔的第二间隔排列的第二金属线；以及空气间隙，其在第一金属线的每个的至少一侧以及在第二金属线中的第一个的至少一侧。空气间隙中的一些设置在第一金属线中的各自对相邻第一金属线之间，并且第一绝缘夹层不设置在第一金属线中的所述对相邻第一金属线之间，并且空气间隙中的至少一个和第一绝缘夹层设置在第二金属线中的一对相邻第二金属线之间。

根据本发明构思的一示例实施方式，一种制造半导体器件的方法可以包括：在衬底上顺序地形成第一绝缘夹层和蚀刻停止层；在蚀刻停止层上形成包括槽的第二绝缘夹层；在槽中形成牺牲层；在第二绝缘夹层和牺牲层上形成掩模层；在掩模层上形成硬掩模层；在硬掩模层中形成第一凹陷图案和第二凹陷图案；形成穿透第二凹陷图案下方的硬掩模层和掩模层的孔图案；使用包括第一凹陷图案和第二凹陷图案以及孔图案的硬掩模层以及包括孔图案的掩模层作为蚀刻掩模蚀刻第一绝缘夹层、第二绝缘夹层以及部分牺牲层，以形成暴露蚀刻停止层的第一沟槽和第二沟槽以及在第二沟槽下方穿透蚀刻停止层和第一绝缘夹层的通路孔；形成第一沟槽中的第一金属线，第二沟槽中的第二金属线，以及通路孔中的导电通路；蚀刻牺牲层的剩余部分以形成暴露第一金属线的至少一个侧壁、第二金属线的至少一个侧壁和蚀刻停止层的顶表面的空气间隙沟槽；形成覆盖空气间隙沟槽的内表面的衬垫层；以及在衬垫层上形成第三绝缘夹层以密封空气间隙沟槽的上部。

根据另外的实施方式，可以提供制造半导体器件的方法，其中第一绝缘夹层形成在衬底上。然后第一绝缘夹层可以被图案化。牺牲图案可以被形成在图案化的第一绝缘夹层中的开口内。然后牺牲图案和图案化的第一绝缘夹层可以被图案化以在牺牲图案和图案化的第一绝缘夹层中形成多个开口。多个金属线可以形成在开口中。牺牲图案的剩余部分中的至少一些可以被去除以在金属线中的至少一些之间形成空气间隙。衬垫层可以共形地形成在金属线的顶表面、图案化的第一绝缘夹层的顶表面、以及金属线的和图案化的第一绝缘夹层的暴露的侧表面上。

根据本发明构思的一示例实施方式，一种制造半导体器件的方法可以包括：在衬底上形成绝缘层，绝缘层包括绝缘夹层图案和包含碳基材料的牺牲图案；在绝缘层中形成多个开口；在开口中形成金属线；去除牺牲图案以在金属线中的至少一些之间形成空气间隙；以及形成密封空气间隙中的至少一些的一个或更多个附加层。

附图说明

图1是示意性地示出根据示例实施方式的半导体器件的布局图。

图2至图5是示出根据示例实施方式的半导体器件的沿图1的线I-I'截取的剖视图。

图6A至图6J是示出根据示例实施方式的制造半导体器件的方法的视图。

图7是示出根据示例实施方式的半导体器件的布局图。

图8是示出根据示例实施方式的电子设备的框图。

具体实施方式

现在将在下文中参考附图更充分地描述本发明构思，在附图中本发明构思的示例实施方式被示出。然而，本发明构思可以以不同的形式被实施，并且不应被解释为限于此处阐述的实施方式。