[发明专利]一种栅极驱动电路及其驱动方法

摘要

本发明提供了一种栅极驱动电路及其驱动方法，该电路包括：上拉控制模块；上拉模块；下拉模块，用于在向下间隔一级时钟信号的控制下，拉低上拉控制模块的输出端电位和本级扫描信号电位；下拉维持模块，用于在上拉控制模块的输出端电位和外加信号控制下保持上拉控制模块的输出端电位和本级扫描信号电位均处于预定低电位。本发明可以保证不会因GOA控制信号的异常而影响面板正常驱动。

主权项

1.一种栅极驱动电路，包括：上拉控制模块，用于在向上间隔一级扫描启动信号控制下，输入向上间隔一级扫描信号；上拉模块，用于在所述上拉控制模块输出的向上间隔一级扫描信号控制下，输入时钟信号以产生本级扫描信号；下拉模块，用于在向下间隔一级时钟信号的控制下，拉低所述上拉控制模块的输出端电位和本级扫描信号电位；下拉维持模块，用于在所述上拉控制模块的输出端电位和外加信号控制下保持所述上拉控制模块的输出端电位和本级扫描信号电位均处于预定低电位；所述下拉维持模块包括第一下拉维持子模块，所述第一下拉维持子模块包括：第五晶体管，其栅极用于输入第一外加信号，源极连接其栅极；第六晶体管，其栅极连接所述上拉控制模块的输出端，源极连接所述第五晶体管的漏极，漏极连接所述预定低电位；第七晶体管，其栅极连接所述第五晶体管的漏极，源极连接所述第五晶体管的源极；第八晶体管，其栅极连接所述上拉控制模块的输出端，源极连接所述第七晶体管的漏极，漏极连接所述预定低电位；第九晶体管，其栅极连接所述第七晶体管的漏极，源极连接所述上拉控制模块的输出端，漏极连接所述预定低电位；第十晶体管，其栅极连接所述第七晶体管的漏极，源极连接所述上拉模块的输出端及通过耦合电容连接所述上拉控制模块的输出端，漏极连接所述预定低电位。