[发明专利]基于FPGA的串行信号时钟同步方法、串转并方法及装置有效
| 申请号： | 201710568619.6 | 申请日： | 2017-07-13 |
| 公开（公告）号： | CN109254941B | 公开（公告）日： | 2020-04-24 |
| 发明（设计）人： | 李冰清;杨艺;杨坤 | 申请（专利权）人： | 凌云光技术集团有限责任公司 |
| 主分类号： | G06F13/42 | 分类号： | G06F13/42 |
| 代理公司： | 北京弘权知识产权代理事务所(普通合伙) 11363 | 代理人： | 逯长明;许伟群 |
| 地址： | 100094 北京市海淀*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本申请实施例公开一种基于FPGA的串行信号时钟同步方法，包括以下步骤：在高频时钟下，对从外部传入的第一串行信号进行过采样，得到第一采样信号；以所述高频时钟为写时钟，将循环计数器的计数值为中间值时的第一采样信号写入FIFO存储器；以本地时钟为读时钟，将写入FIFO存储器的信号从FIFO存储器中读出，得到同步到本地时钟域下的第二串行信号；其中，所述高频时钟是所述本地时钟的至少三倍；所述循环计数器的循环周期T与所述高频时钟的倍数相同。上述方案中的时钟同步方法，能够有效消除外部设备与FPGA之间进行通信时，串行信号在传输过程中引入的边沿抖动，避免在边沿处寄存数据带来的风险，进而经过移位寄存后得到正确的并行信号。 | ||
| 搜索关键词： | 基于 fpga 串行 信号 时钟 同步 方法 装置 | ||
【主权项】：
1.一种基于FPGA的串行信号时钟同步方法，其特征在于，包括以下步骤：在高频时钟下，对从外部传入的第一串行信号进行过采样，得到第一采样信号；以所述高频时钟为写时钟，将循环计数器的计数值为中间值时的第一采样信号写入FIFO存储器；以本地时钟为读时钟，将写入FIFO存储器的信号从FIFO存储器中读出，得到同步到本地时钟域下的第二串行信号；其中，所述高频时钟是所述本地时钟的至少三倍；所述循环计数器的循环周期T与所述高频时钟的倍数相同。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于凌云光技术集团有限责任公司，未经凌云光技术集团有限责任公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710568619.6/，转载请声明来源钻瓜专利网。
