[发明专利]基于FPGA的串行信号时钟同步方法、串转并方法及装置

权利要求书

1.一种基于FPGA的串行信号时钟同步方法，其特征在于，包括以下步骤：

在高频时钟下，对从外部传入的第一串行信号进行过采样，得到第一采样信号；

以所述高频时钟为写时钟，将循环计数器的计数值为中间值时的第一采样信号写入FIFO存储器；

以本地时钟为读时钟，将写入FIFO存储器的信号从FIFO存储器中读出，得到同步到本地时钟域下的第二串行信号；

其中，所述高频时钟是所述本地时钟的至少三倍；所述循环计数器的循环周期T与所述高频时钟的倍数相同。

2.根据权利要求1所述的基于FPGA的串行信号时钟同步方法，其特征在于，所述得到第一采样信号的步骤之后，还包括：

如果所述第一采样信号发生跳变，复位所述循环计数器。

3.根据权利要求2所述的基于FPGA的串行信号时钟同步方法，其特征在于，所述如果所述第一采样信号发生跳变，复位所述循环计数器的步骤之前，还包括：

在所述高频时钟下对所述第一采样信号进行边沿检测，得到检沿信号；

根据所述检沿信号，判断所述第一采样信号是否发生跳变。

4.根据权利要求1所述的基于FPGA的串行信号时钟同步方法，其特征在于，以所述高频时钟为写时钟，将循环计数器的计数值为中间值时的第一采样信号写入FIFO存储器的步骤，包括：

如果所述循环计数器的计数值为中间值，在所述高频时钟下寄存所述第一采样信号，得到第三串行信号；

以所述高频时钟为写时钟，将所述第三串行信号写入FIFO存储器。

5.根据权利要求1所述的基于FPGA的串行信号时钟同步方法，其特征在于，所述在高频时钟下，对从外部传入的第一串行信号进行过采样，得到第一采样信号的步骤包括：

在高频时钟下，将所述第一串行信号延迟两个高频时钟周期进行寄存，得到第一采样信号。

6.一种基于FPGA的串转并方法，其特征在于，包括以下步骤：

在高频时钟下，对从外部传入的第一串行信号进行过采样，得到第一采样信号；

以所述高频时钟为写时钟，将循环计数器的计数值为中间值时的第一采样信号写入FIFO存储器；

以本地时钟为读时钟，将写入FIFO存储器的信号从FIFO存储器中读出，得到同步到本地时钟域下的第二串行信号；

在所述本地时钟下，将所述第二串行信号移位寄存，得到并行信号；

其中，所述高频时钟是所述本地时钟的至少三倍；所述循环计数器的循环周期T与所述高频时钟的倍数相同。

7.根据权利要求6所述的基于FPGA的串转并方法，其特征在于，在所述本地时钟下，将所述第二串行信号移位寄存，得到并行信号的步骤包括：

检测所述第二串行信号中的定位信号序列；

如果检测到所述定位信号序列，将所述定位信号序列的下一位作为起始位；

在本地时钟下，将以所述起始位为起点的第二串行信号移位寄存，得到并行信号。

8.一种基于FPGA的串行信号时钟同步装置，其特征在于，包括：

过采样单元，用于在高频时钟下，对从外部传入的第一串行信号进行过采样，得到第一采样信号；

时钟同步单元，用于以所述高频时钟为写时钟，将循环计数器的计数值为中间值时的第一采样信号写入FIFO存储器；以及，用于以本地时钟为读时钟，将写入FIFO存储器的信号从FIFO存储器中读出，得到同步到本地时钟域下的第二串行信号；

其中，所述高频时钟是所述本地时钟的至少三倍；所述循环计数器的循环周期T与所述高频时钟的倍数相同。

9.根据权利要求8所述的基于FPGA的串行信号时钟同步装置，其特征在于，还包括与所述过采样单元连接的计数器校准单元，所述计数器校准单元用于在所述第一采样信号发生跳变时，复位所述循环计数器。