[发明专利]一种采用UART接口更新FPGA固化程序的结构及方法

摘要

本发明提供一种采用UART接口更新FPGA固化程序的装置及方法，结构部分包括上位机(1)、电平转换器(2)、FPGA(3)、CPLD(4)、FLASH(5)，通过电平转换器(2)将上位机(1)串口电平与FPGA(3)接口电平匹配，FPGA(3)还具有多个管脚接口，其中包括3路用于读写FLASH(5)数据的可复用配置管脚、1路用于加载FLASH(5)数据的专用配置时钟管脚、1路用于用户烧录FLASH(5)数据的自定义配置时钟管脚、1路用于控制FPGA(3)加载FLASH(5)数据的专用配置复位管脚、以及1路通用管脚，该路通用管脚根据烧录与否选择何种时钟管脚作为FLASH(5)时钟输入源。本发明简化了原有更新方法较为繁琐且专业化程度较高的操作流程，便于FPGA后期的维护升级，提高工作效率。

主权项

一种采用UART接口更新FPGA固化程序的结构，其特征在于，包括上位机(1)、电平转换器(2)、FPGA(3)、CPLD(4)、FLASH(5)，通过电平转换器(2)将上位机(1)串口电平与FPGA(3)接口电平匹配，FPGA(3)还具有多个管脚接口，其中包括3路用于读写FLASH(5)数据的可复用配置管脚、1路用于加载FLASH(5)数据的专用配置时钟管脚、1路用于用户烧录FLASH(5)数据的自定义配置时钟管脚、1路用于控制FPGA(3)加载FLASH(5)数据的专用配置复位管脚、以及1路通用管脚，该路通用管脚根据烧录与否选择何种时钟管脚作为FLASH(5)时钟输入源。