[发明专利]一种采用UART接口更新FPGA固化程序的结构及方法

说明书

本发明提供一种采用UART接口更新FPGA固化程序的装置及方法，结构部分包括上位机(1)、电平转换器(2)、FPGA(3)、CPLD(4)、FLASH(5)，通过电平转换器(2)将上位机(1)串口电平与FPGA(3)接口电平匹配，FPGA(3)还具有多个管脚接口，其中包括3路用于读写FLASH(5)数据的可复用配置管脚、1路用于加载FLASH(5)数据的专用配置时钟管脚、1路用于用户烧录FLASH(5)数据的自定义配置时钟管脚、1路用于控制FPGA(3)加载FLASH(5)数据的专用配置复位管脚、以及1路通用管脚，该路通用管脚根据烧录与否选择何种时钟管脚作为FLASH(5)时钟输入源。本发明简化了原有更新方法较为繁琐且专业化程度较高的操作流程，便于FPGA后期的维护升级，提高工作效率。

技术领域

本发明属于信息通讯技术领域和数字接收技术领域，具体涉及一种采用UART接口更新FPGA固化程序的装置及方法。

背景技术

现场可编程门阵列（FPGA）有着规整的内部逻辑阵列和丰富的连线资源，特别适用于数字信号处理。Xilinx推出的具有高性能DSP性能的FPGA：Kintex-7系列采用先进的硅组合模块架构，配置有丰富的逻辑资源、内部存储RAM、乘法器资源及千兆位级收发器电路，适合作为雷达数字接收机的硬件开发平台。Kintex-7 FPGA采用SRAM工艺，在断电后FPGA内的配置数据将会丢失，所以在工程设计中需要为FPGA配备一块掉电非易失存储器，将FPGA的固化程序储存在该存储器中。掉电非易失存储器通常选用串行接口FLASH，该类型存储器接口简单、配置方便。

常规更新Xilinx公司FPGA固化程序的方法是采用专用的JTAG编程电缆配合ISE综合编译工具进行烧录。在产品设计开发阶段采用该方法是合适的，而当产品处于外场试飞或交付后阶段，再通过这种方法更新和升级FPGA固化程序将不在方便。采用该方法更新FPGA固化程序需要满足以下条件：1）安装ISE综合编译工具，该软件体量很大，安装后需要20GB空间；2）配备Xilinx公司专用的JTAG编程电缆；3）需要专业设计人员完成烧录流程的软件操作。综上所述产品交付后采用该方法更新FPGA固化程序将不再方便，无法充分发挥FPGA平台灵活性和高效性的特点。

发明内容

本发明的目的在于提供一种采用UART接口更新FPGA固化程序的装置及方法，以便简化现有更新方法较为繁琐的操作流程，提升系统设计的灵活性和时效性。

本发明的目的通过如下技术方案实现：一种采用UART接口更新FPGA固化程序的装置，包括上位机、电平转换器、FPGA、CPLD、FLASH，通过电平转换器将上位机串口电平与FPGA接口电平匹配，FPGA还具有多个管脚接口，其中包括3路用于读写FLASH数据的可复用的配置管脚、1路用于加载FLASH数据的专用配置时钟管脚、1路用于用户烧录FLASH数据的自定义配置时钟管脚、1路用于控制FPGA加载FLASH数据的专用配置复位管脚、以及1路通用管脚，该路通用管脚根据烧录与否选择何种时钟管脚作为FLASH时钟输入源。

一种采用UART接口更新FPGA固化程序的方法，包括如下步骤：

步骤一：连接上述采用UART接口更新FPGA固化程序的装置中的电路线路；

步骤二：上位机将写入数据分为多块数据包；

步骤三：上电初始化，选择FPGA专用配置时钟管脚与CPLD的b通用管脚相连，通过专用配置复位管脚控制FPGA读取FLASH数据；

步骤四：上位机通过电平转换器向FPGA发送烧录FLASH固化程序请求；

步骤五：通过通用管脚选择FPGA自定义配置时钟管脚与CPLD的c通用管脚相连；

步骤六：上位机1向FPGA发送FLASH擦除指令；

步骤七：FPGA读取FLASH状态寄存器值判断擦除操作是否结束；