[发明专利]具备帧对齐功能的高速串并转换电路在审
| 申请号： | 201710513368.1 | 申请日： | 2017-06-28 |
| 公开（公告）号： | CN107222219A | 公开（公告）日： | 2017-09-29 |
| 发明（设计）人： | 邵健 | 申请（专利权）人： | 中国电子科技集团公司第五十八研究所 |
| 主分类号： | H03M9/00 | 分类号： | H03M9/00 |
| 代理公司： | 总装工程兵科研一所专利服务中心32002 | 代理人： | 杨立秋 |
| 地址： | 214000*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种具备帧对齐功能的高速串并转换电路，能够实现高速串行数据到并行数据的转换，电路主体包括三个模块时钟管理模块，可以产生各种相位的时钟，用于串行数据采样及解串模块和帧对齐模块；串行数据采样及解串模块，对串行数据进行采样，利用时钟管理模块输出的时钟进行上升沿和下降沿的同步采样，并利用移位寄存器组帧成并行数据；帧对齐模块，对前级的并行数据进行帧对齐，比较发送数据和组帧之后的并行数据，根据比对结果对并行数据进行移位重组，保证最终并行输出的准确性。本发明结构简单，使用灵活，可靠性高，能够满足高速串行通信系统中串并转换的要求。 | ||
| 搜索关键词： | 具备 对齐 功能 高速 转换 电路 | ||
【主权项】：
具备帧对齐功能的高速串并转换电路，其特征是，包括时钟管理模块(100)、串行数据采样及解串模块(200)、帧对齐模块(300)，所述时钟管理模块(100)的输入端连接输入时钟，时钟管理模块(100)的输出端分别连接串行数据采样及解串模块(200)、帧对齐模块(300)，串行数据采样及解串模块(200)的输入端连接串行数据输入，串行数据采样及解串模块(200)的输出端连接帧对齐模块(300)；所述时钟管理模块(100)用于产生串行数据采样及解串模块(200)和帧对齐模块(300)所需的各种相位的时钟；所述串行数据采样及解串模块(200)对串行数据进行采样，利用时钟管理模块(100)输出的时钟进行上升沿和下降沿的同步采样，并利用移位寄存器组帧成并行数据；所述帧对齐模块(300)对前级的并行数据进行帧对齐，比对发送数据和组帧之后的并行数据，根据比对结果对并行数据进行移位重组，保证最终并行输出的准确性。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国电子科技集团公司第五十八研究所，未经中国电子科技集团公司第五十八研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710513368.1/，转载请声明来源钻瓜专利网。
- 上一篇：一种带有消泡器的微生物菌种搅拌装置
- 下一篇：菌液涂布装置及涂布方法
